頭條 基于FPGA的視頻處理硬件平臺設計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 FPGA基于非易失性技術的低功耗汽車設計 AEC-Q100汽車標準認證 — Actel提供唯一獲得Grade 1 AEC-Q100汽車標準認證的FPGA 器件，支持最高135°C的結溫，并能夠確保汽車FPGA解決方案達到最高品質。 發(fā)表于：2011/5/10 CPLD在無功補償控制儀鍵盤設計中的應用 本控制儀以單片機80c196kc為核心，集無功補償、電度量計量、電能質量監(jiān)測及通信于一體，能實時顯示電網(wǎng)的各項參數(shù)，通過鍵盤可人工設定系統(tǒng)運行的參數(shù)。單片機外圍芯片PSD8XX及復雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來實現(xiàn)控制儀的鍵盤系統(tǒng)，給出了硬件電路和軟件設計方法。 發(fā)表于：2011/5/10 單片機+CPLD的多路精確延時控制系統(tǒng) 現(xiàn)代控制系統(tǒng)中控制對象可能是復雜、分散的，而且往往是并行、獨立工作的，但整體上它們是相互關聯(lián)的有機組合。因此，控制信號的時序邏輯則要求更加精確。CPLD單片機為控制系統(tǒng)提供了技術支持，由CPLD和單片機組成的多機系統(tǒng)具有邏輯控制方便，時序精確，并行工作，人機接口友好等優(yōu)點。因此，本文提出了一種基于CPLD與單片機控制的多路精確延時控制系統(tǒng)的設計方案。 發(fā)表于：2011/5/10 基于賽靈思Virtex-5 FPGA實現(xiàn)LTE仿真器 功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡提供可重配置無線測試設備。長期演進(LTE)是移動寬帶的最3GPP標準，它打破了現(xiàn)有蜂窩網(wǎng)絡的固有模式。LTE與前代UMTS和GSM標準相比，除采用高頻譜效率的射頻技術外，其架構還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡之間的邊緣設備。這種架構無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡元件。 發(fā)表于：2011/5/10 基于CPLD 的矩陣鍵盤掃描模塊設計 為了在不增加CPU 工作負擔的前提下，實現(xiàn)標準鍵盤和矩陣鍵盤雙鍵盤同時工作，提出了一種基于復雜可編邏輯器件（CPLD）的矩陣鍵盤掃描方案，實現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD 自動完成鍵盤掃描、編碼、輸出的功能，CPU 通過定時器中斷服務程序定時查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。 發(fā)表于：2011/5/10 基于VHDL +FPGA 的自動售貨機控制模塊的設計與實現(xiàn) EDA技術是以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設計仿真等工作。電路設計者只需要完成對系統(tǒng)功能的描述,就可以由計算機軟件進行系統(tǒng)處理,最后得到設計結果,并且修改設計方案如同修改軟件一樣方便。利用EDA工具可以極大地提高設計效率。 發(fā)表于：2011/5/10 DWT域數(shù)字水印算法的FPGA實現(xiàn) 根據(jù)離散小波變換原理的特點，提出了一種基于DWT域的數(shù)字水印算法，并用FPGA硬件實現(xiàn)其中關鍵部分的DWT變換。詳細介紹了相關模塊的設計和時序，并對整個系統(tǒng)進行了綜合仿真，驗證了設計的正確性。分析與仿真結果表明，與軟件實現(xiàn)相比，用FPGA實現(xiàn)水印算法具有高速實時處理的優(yōu)點。 發(fā)表于：2011/5/9 基于FPGA的精密離心機光柵信號細分系統(tǒng) 介紹一種基于FPGA的精密離心機光柵信號細分系統(tǒng)。說明了光柵信號的產生過程和基本處理方法，提出了一種綜合EDA技術與光柵莫爾條紋電子學細分技術的設計方案。通過VerilogHDL實現(xiàn)該系統(tǒng)的主要設計，并利用ISE軟件進行了仿真試驗。試驗表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。 發(fā)表于：2011/5/5 基于FPGA的語音信號實時處理 介紹一種在語音識別系統(tǒng)中運用FPGA技術對語音信號進行前期實時處理的方法。利用DSP Builder設計信號處理算法的圖形化電路模塊，運用硬件環(huán)（HIL Hardware in the Loop）技術對模塊進行軟硬件協(xié)同仿真。滿足設計要求后，再用Signal Compiler 將模塊轉換成VHDL語言和Quartus II工程文件下載至目標芯片。結果表明此方法可以快速靈活地設計出語音處理模塊，語音數(shù)據(jù)能在要求的時間范圍內處理完畢，達到了實時處理的目的。 發(fā)表于：2011/5/5 基于模塊化設計方法實現(xiàn)FPGA動態(tài)部分重構 本文針對Xilinx公司的FPGA進行研究，支持模塊化動態(tài)部分重構的器件族有Virtex/-II/-E和Virtex-II Pro。 Xilinx公司FPGA是基于SRAM工藝的，包括配置邏輯塊（CLBs），輸入輸出塊（IOBs），塊RAMs，時鐘資源和編程布線等資源[2]。CLBs是構造用戶所需邏輯的功能單元，IOBs提供封裝引腿與內部信號引線的接口?？删幊袒ミB資源提供布線通道連接可配置元件的輸入和輸出到相應的網(wǎng)絡。 發(fā)表于：2011/5/3 ?…400401402403404405406407408409…?
