123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于復(fù)數(shù)浮點運算的協(xié)方差矩陣的FPGA實現(xiàn)

協(xié)方差矩陣的計算是信號處理領(lǐng)域的典型運算，是實現(xiàn)多級嵌套維納濾波器、空間譜估計、相干源個數(shù)估計以及仿射不變量模式識別的關(guān)鍵部分，廣泛應(yīng)用于雷達(dá)、聲吶、數(shù)字圖像處理等領(lǐng)域。采用FPGA(Field Programmable Gate Array)可以提高該類數(shù)字信號處理運算的實時性，是算法工程化的重要環(huán)節(jié)。但是FPGA不適宜對浮點數(shù)的處理，對復(fù)雜的不規(guī)則計算開發(fā)起來也比較困難。故目前國內(nèi)外協(xié)方差運算的FPGA實現(xiàn)都是采用定點運算方式。

發(fā)表于：2011/5/27

基于麥克風(fēng)陣列聲源定位系統(tǒng)的FPGA實現(xiàn)

論述了基于麥克風(fēng)陣列的聲源定位技術(shù)的基本原理，給出了利用FPGA實現(xiàn)系統(tǒng)各模塊的設(shè)計方法。重點介紹了其原理和模塊的電路實現(xiàn)，給出的基于FPGA設(shè)計實驗結(jié)果表明，系統(tǒng)最大限度發(fā)揮了FPGA的優(yōu)勢、簡化了系統(tǒng)設(shè)計、縮短了設(shè)計周期、符合設(shè)計要求。

發(fā)表于：2011/5/27

FSK／PSK調(diào)制的FPGA實現(xiàn)

基于DDS和VHDL硬件描述技術(shù)，采用大規(guī)?？删幊涕T陣列FPGA，實現(xiàn)了FSK和PSK數(shù)字調(diào)制。介紹了m偽隨機(jī)基帶碼元發(fā)生器、跳變檢測器和DDS信號發(fā)生等模塊。系統(tǒng)參數(shù)易修改、可移植性強(qiáng)、性能穩(wěn)定。

發(fā)表于：2011/5/27

CPLD的DSP多SPI端口通信設(shè)計

SPI通信方式具有硬件連接簡單、使用方便等優(yōu)點，應(yīng)用廣泛。采取硬件和軟件相結(jié)合的措施，可以確保SPI通信中數(shù)據(jù)流的同步，實現(xiàn)可靠通信。本文給出了DSP多SPI端口通信的設(shè)計與實現(xiàn)過程，討論了其中的關(guān)鍵技術(shù)問題。SPI多端口通信方法基于CPLD實現(xiàn)，易移植，易于實現(xiàn)功能擴(kuò)展，可廣泛應(yīng)用于各種采用SPI通信方式的自動化裝置。

發(fā)表于：2011/5/27

張忠謀：臺灣半導(dǎo)體教父的“極限制造”

如果"臺灣半導(dǎo)體教父"張忠謀沒有在1987年創(chuàng)立臺積電，至今可能仍是如此。"在這二三十年的半導(dǎo)體時代中，張忠謀的地位無人能及。"

發(fā)表于：2011/5/26

WIMAX LDPC碼譯碼器的FPGA實現(xiàn)

設(shè)計了基于TDMP-NMS算法的碼率碼長可配置LDPC碼譯碼器，支持WIMAX標(biāo)準(zhǔn)LDPC碼的譯碼。通過插入最短的額外時鐘周期，使得更新后的節(jié)點信息得到了及時利用。采用一種工作于增量模式的基于填充算法的桶形移位寄存器結(jié)構(gòu)，實現(xiàn)了對該標(biāo)準(zhǔn)中576、768、1152、2304 4種碼長LDPC 碼譯碼的支持。結(jié)果表明所設(shè)計的譯碼器完全能滿足WIMAX標(biāo)準(zhǔn)對數(shù)據(jù)吞吐率的要求。

發(fā)表于：2011/5/26

一種改進(jìn)型surendra背景更新算法的FPGA實現(xiàn)

針對現(xiàn)有的動態(tài)背景提取運動目標(biāo)物體算法復(fù)雜且難以在硬件上實現(xiàn)的問題，研究了改進(jìn)型surendra背景更新算法原理的特點，提出了改進(jìn)型surendra背景更新算法的硬件結(jié)構(gòu)，并對硬件結(jié)構(gòu)進(jìn)行綜合、仿真后，在FPGA芯片上實現(xiàn)。

發(fā)表于：2011/5/26

SpringSoft推出新產(chǎn)品PROTOLINK PROBE VISUALIZER 加速 FPGA 原型板的驗證工作

SpringSoft今天發(fā)表ProtoLink? Probe Visualizer，這款產(chǎn)品能夠大幅提升設(shè)計能見度，同時簡化FPGA 原型板的偵錯工作。新推出的Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動增強(qiáng)功能，搭配領(lǐng)先業(yè)界的Verdi? HDL 偵錯平臺，不僅能夠縮短預(yù)制或定制設(shè)計原型板的驗證時間，還能夠提高FPGA 原型板的投資回報率而將其運用在系統(tǒng)芯片(SoC)設(shè)計的早期檢驗階段。

發(fā)表于：2011/5/26

短幀Turbo譯碼器的FPGA實現(xiàn)

Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。本文主要介紹了短幀Turbo譯碼器的FPGA實現(xiàn)，并對相關(guān)參數(shù)和譯碼結(jié)構(gòu)進(jìn)行了描述。1幾種譯碼算法比較Turbo碼常見的幾種譯碼算法中，MAP算法[1][3]具有最優(yōu)的譯碼性能。但因其運算過程中有較多的乘法和指數(shù)運算，硬件實現(xiàn)很困難。簡化的MAP譯碼算法是LOG-MAP算法和MAX-LOG-MAP算法，它們將大量的乘法和指數(shù)運算轉(zhuǎn)化成了加減、比較運算，大幅度降低了譯碼的復(fù)雜度，便于硬件實現(xiàn)。簡化算法中，LOG-MAP算法性能最接近MAP算法，MAX-LOG-MAP算法次之，但由于LOG-MAP算法后面的修正項需要一個查找表，增加了存儲器的使用。所以，大多數(shù)硬件實現(xiàn)時，在滿足系統(tǒng)性能要求的情況下，MAX-LOG-MAP算法是硬件實現(xiàn)的首選。通過仿真發(fā)現(xiàn)，采用3GPP的編碼和交織方案[2]，在短幀情況下，MAX-LOG-MAP算法同樣具有較好的譯碼性能。如圖1所示，幀長為128，迭代6次，BER=10-5的數(shù)量級時，MAX

發(fā)表于：2011/5/26

基于POWER PC+FPGA架構(gòu)的飛行試驗振動數(shù)據(jù)實時分析系統(tǒng)設(shè)計

摘要：飛行試驗振動信號具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點，在現(xiàn)有條件下，通過遙測鏈路很難將大量的振動數(shù)據(jù)實時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要，結(jié)合某型號的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動數(shù)

發(fā)表于：2011/5/26