123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

用CPLD實(shí)現(xiàn)FIR數(shù)字濾波器的設(shè)計

本文介紹了應(yīng)用Altera 公司的FLEX10K系列CPLD快速完成卷積的方法實(shí)現(xiàn)有限沖激響應(yīng)(FIR)濾波器的設(shè)計。采用可編程的帶有只讀平臺的嵌入陣列塊（EAB）在配置期間可執(zhí)行邏輯功能并建立一個大的查找表（LUT），在這個查找表里用查找的結(jié)果執(zhí)行組合邏輯函數(shù)，而不用計算它們。顯然，用這種組合邏輯函數(shù)執(zhí)行比通常在邏輯里應(yīng)用算法執(zhí)行要快，而且專用EAB容易應(yīng)用，并且快速提供可能預(yù)測的延遲。

發(fā)表于：2011/5/26

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用

本文設(shè)計了一種基于CPLD的多分辨率圖像采集系統(tǒng)，本文作者創(chuàng)新點(diǎn)：提出一種由CPLD控制圖像的行、場信號延時，奇偶數(shù)據(jù)分離存儲來得到不同分辨率圖像數(shù)據(jù)的方法，實(shí)現(xiàn)了不占用DSP資源的多分辨率圖像的實(shí)時采集。經(jīng)過大量仿真和電路板調(diào)試，證明該方案靈活有效，能夠在工業(yè)監(jiān)測、醫(yī)療診斷等圖像實(shí)時采集領(lǐng)域得到廣泛應(yīng)用。

發(fā)表于：2011/5/26

基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

引言VGA（視頻圖形陣列）作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA芯片和EDA設(shè)計方法，可以因地制宜，根據(jù)用戶的特定需要，設(shè)計出針對性強(qiáng)的VGA顯示控制器，不僅能夠大大降低成本，還可以滿足生產(chǎn)實(shí)踐中不斷變化的用戶需要，產(chǎn)品的升級換代方便迅速。在本設(shè)計中采用了Altera公司的EDA軟件工具QuartusII,并以ACEX系列FPGA的器件為主實(shí)現(xiàn)硬件平臺的設(shè)計。1基于FPGA的VGA圖形控制器系統(tǒng)框圖根據(jù)自頂向下的程序設(shè)計思想，采用模塊化設(shè)計，我們對VGA圖形控制器進(jìn)行功能分離并按層次設(shè)計。利用VHDL硬件描述語言逐一對每個功能模塊進(jìn)行描述，并逐個通過編譯仿真，最后下載到硬件平臺調(diào)試。本設(shè)計的VGA控制器主要由以下模塊組成：VGA時序控制模塊、分頻模塊、漢字顯示模塊、圖像控制模塊、ROM讀取模塊等，如圖1所示。圖1基于FPGA的VGA圖形控制系統(tǒng)框圖2主要功能模塊設(shè)計2.1VGA時序控制模塊VGA時序控制模塊是整個顯示控制器的關(guān)鍵部分，最終的輸出信號行、場同步信號必須嚴(yán)格按照VGA時序標(biāo)準(zhǔn)產(chǎn)生相應(yīng)的脈沖信號。對于普通的VGA顯示器，其引出線共含5個信號：G,R,B（3基色信號）,HS（行同步信號）,

發(fā)表于：2011/5/25

一種跳頻MSK信號檢測算法及FPGA 實(shí)現(xiàn)

采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號，工作帶寬969~1 206 MHz，跳頻速率為70000 多跳/ s，單個頻點(diǎn)駐留時間約為13 s，信號持續(xù)時間* s，總共有51個間隔為3 MHz 的信道，碼速率為5 MHz。已知在該工作頻段內(nèi)主要還存在單頻、窄帶調(diào)幅和線性調(diào)頻等信號。為了準(zhǔn)確截獲并識別目標(biāo)信號，針對此信號環(huán)境設(shè)計了一種MSK 信號檢測識別方法，并使用FPGA 進(jìn)行了設(shè)計實(shí)現(xiàn)。

發(fā)表于：2011/5/25

基于CPLD的TMS320F2812硬件平臺設(shè)計

本系統(tǒng)的開發(fā)采用了 DSP+CPLD 的結(jié)構(gòu)，這種結(jié)構(gòu)將DSP 較強(qiáng)的數(shù)據(jù)運(yùn)算能力與CPLD 的高集成性、硬件可重復(fù)編程性結(jié)合在一起，使系統(tǒng)的設(shè)計過程更加的合理、緊湊和簡化。并且，該系統(tǒng)經(jīng)過擴(kuò)展后可以應(yīng)用在工業(yè)控制的多種場合，具有一定的實(shí)際參考價值。

發(fā)表于：2011/5/25

中芯國際榮獲格科微電子頒發(fā)“2010最佳供應(yīng)商獎”

上海2011年5月24日電 /美通社亞洲/ -- 中芯國際集成電路制造有限公司（以下簡稱“中芯國際”，紐約證交所代碼：SMI，香港聯(lián)交所：0981.HK），中國規(guī)模最大、技術(shù)最先進(jìn)的集成電路代工廠，于日前宣布，榮獲格科微電子頒發(fā)的“2010最佳供應(yīng)商獎”。

發(fā)表于：2011/5/25

基于DDS技術(shù)三相功率可控PWM信號的FPGA實(shí)現(xiàn)

本文利用FPGA和DDS技術(shù)實(shí)現(xiàn)了高精度、高分辨率的三相PWM脈沖信號，并通過AGC程控放大技術(shù)實(shí)現(xiàn)對PWM信號的功率可控。本設(shè)計具有控制靈活，輸出頻率穩(wěn)定和范圍寬等優(yōu)點(diǎn)，具有廣闊的應(yīng)用價值。

發(fā)表于：2011/5/25

基于HyperLynx的FPGA系統(tǒng)信號完整性仿真分析

摘要：針對目前高速電路發(fā)展帶來的信號完整性問題，在分析信號完整性要求的基礎(chǔ)上，借助HyperLynx仿真軟件，通過器件IBIS模型，對基于EP2C8和TMS320F2812組成的系統(tǒng)進(jìn)行信號完整性分析和仿真?；诜瓷湓韥斫榻B減少

發(fā)表于：2011/5/25

基于FPGA的電臺接口轉(zhuǎn)換模塊

目前市場上電臺接口轉(zhuǎn)換模塊大多都采用模擬電路，其帶來穩(wěn)定性差，工藝復(fù)雜等缺陷。通過采用數(shù)字信號處理技術(shù)來處理信號通信，提高信號的傳輸速率和降低傳輸?shù)恼`碼率，并提高系統(tǒng)的穩(wěn)定性，節(jié)省信道資源。這里采用FPGA作為核心芯片來設(shè)計和開發(fā)，利用DSP Builder來仿真FFT實(shí)驗，用OuartusⅡ軟件開發(fā)設(shè)計此接口轉(zhuǎn)換模塊，最終獲得的模塊電路系統(tǒng)穩(wěn)定，PTT信號更純凈。

發(fā)表于：2011/5/24

研祥智能VPX高可靠性軍用加固通訊計算平臺

VPX是基于VME的缺陷和高速串行總線的不斷應(yīng)用而發(fā)展起來的，它滿足軍方對于強(qiáng)堅固、多核多CPU族計算、DSP數(shù)據(jù)處理、多種串行（Rapid IO/PCI-E/1GbE/10GbE)技術(shù)集成應(yīng)用的環(huán)境。研祥智能作為國內(nèi)第一家研發(fā)VPX的廠商，大力促進(jìn)VPX加固產(chǎn)品的發(fā)展。目前，研祥智能已研發(fā)VPX多核處理板VPX-1811（Intel i7平臺）和VPX-1831（PowerPC P4080平臺），VPX Rapid IO &10 Gigabit Ethernet交換板VPX-6424、VPX SATA/SAS存儲板、VPX高速交換背板VPX-9606及加固機(jī)箱系統(tǒng)VPX-8806。該系列產(chǎn)品完全滿足Open-VPX標(biāo)準(zhǔn)。

發(fā)表于：2011/5/23