頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 研祥智能VPX高可靠性軍用加固通訊計算平臺 VPX是基于VME的缺陷和高速串行總線的不斷應(yīng)用而發(fā)展起來的，它滿足軍方對于強堅固、多核多CPU族計算、DSP數(shù)據(jù)處理、多種串行（Rapid IO/PCI-E/1GbE/10GbE)技術(shù)集成應(yīng)用的環(huán)境。研祥智能作為國內(nèi)第一家研發(fā)VPX的廠商，大力促進VPX加固產(chǎn)品的發(fā)展。目前，研祥智能已研發(fā)VPX多核處理板VPX-1811（Intel i7平臺）和VPX-1831（PowerPC P4080平臺），VPX Rapid IO &10 Gigabit Ethernet交換板VPX-6424、VPX SATA/SAS存儲板、VPX高速交換背板VPX-9606及加固機箱系統(tǒng)VPX-8806。該系列產(chǎn)品完全滿足Open-VPX標準。 發(fā)表于：5/23/2011 基于FPGA+DSP的智能車全景視覺系統(tǒng) 為實現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺，設(shè)計了一種基于FPGA+雙DSP的實時6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個DSP組成。第一個FPGA進行多通道視覺圖像采集的同步控制、邏輯處理，第二片F(xiàn)PGA輔助DSP進行海量圖像數(shù)據(jù)的高速并行處理。兩個ZBT SRAM芯片作為數(shù)據(jù)輸入和輸出的高速緩存， 每通道的A/D輸出與ZBT SRAM接口間進行數(shù)位拼接。系統(tǒng)工作時，DSP通過EMIF與FPGA進行高速數(shù)據(jù)通信，而兩個DSP之間通過McBSP進行數(shù)據(jù)通信。系統(tǒng)工作時使用?滋C/OS操作系統(tǒng)進行多任務(wù)負載均衡管理，最終實現(xiàn)對兩路視頻信號同時實時采集和處理。 發(fā)表于：5/23/2011 基于FPGA的二值圖像連通域快速標記 行業(yè)產(chǎn)品市場行情，產(chǎn)品價格趨勢分析，全國各類展會動態(tài)，盡在ICBuy電子網(wǎng)行業(yè)資訊頻道。他是您把握市場行情不可多得的得力助手！ 發(fā)表于：5/23/2011 Lattice獨辟蹊徑 收獲頗豐 Lattice一直致力于在其競爭對手相對薄弱的環(huán)節(jié)擴展市場，而不是一味地爭奪高端FPGA市場，這樣的市場策略也讓Lattice嘗到了甜頭。近日，Lattice副總裁Douglas Hunter先生帶著這份喜悅接受了記者的專訪。 發(fā)表于：5/23/2011 基于CPLD的DSP與聲卡接口技術(shù) 使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強系統(tǒng)可靠性并降低成本，同時它不僅具有電擦除特性，而且出現(xiàn)了邊緣掃描及在線編程等高級特性，因而可用于狀態(tài)機、同步、譯碼、解碼、計數(shù)、總線接口等很多方面，在信號處理領(lǐng)域的應(yīng)用也非?；钴S。 發(fā)表于：5/23/2011 基于Xtensa的ASIP開發(fā)流程研究 Tensilica Xtensa體系結(jié)構(gòu)可配置、指令集可自定義處理器和Xplorer、XPRES、XEnergy等工具集大大提高了ASIP處理器開發(fā)速度，加快了針對不同應(yīng)用領(lǐng)域探索專用處理器設(shè)計空間的效率。本文重點敘述了借助Xtensa平臺開發(fā)ASIP時前端設(shè)計的各個步驟，此設(shè)計流程具有較強的借鑒價值。 發(fā)表于：5/23/2011 VHDL設(shè)計中電路優(yōu)化問題 VHDL設(shè)計是行為級設(shè)計，所帶來的問題是設(shè)計者的設(shè)計思考與電路結(jié)構(gòu)相脫節(jié)。實際設(shè)計過程中，由于每個工程師對語言規(guī)則和電路行為的理解程度不同，每個人的編程風(fēng)格各異，往往同樣的系統(tǒng)功能，描述的方式不一，綜合出來的電路結(jié)構(gòu)更是大相徑庭。即使最終綜合出的電路都能實現(xiàn)相同的邏輯功能，但其電路的復(fù)雜程度和時延特性差別很大，甚至某些臃腫的電路還會產(chǎn)生難以預(yù)料的問題。因此，對VHDL設(shè)計中簡化電路結(jié)構(gòu)，優(yōu)化電路設(shè)計的問題進行深入探討，很有必要。 發(fā)表于：5/23/2011 以微控制器為中心的可配置平臺是否主導(dǎo)FPGA使用？ 眾所周知，F(xiàn)PGA是通過邏輯組合來實現(xiàn)各種功能的器件，幾乎可以進行任何類型的處理。過去五年間，為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場局限，將FPGA引入更為廣闊的嵌入式領(lǐng)域，F(xiàn)PGA廠商已經(jīng)開始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今，隨著技術(shù)的進步，很多芯片廠商開始采用硬核或軟核CPU+FPGA的模式。 發(fā)表于：5/23/2011 第二代串行RapidIO和低成本、低功耗的FPGA DSP和網(wǎng)絡(luò)處理單元（NPU）器件，加上支持第二代串行RapidIO（SRIO）的低成本、低功耗FPGA，可以為滿足這些挑戰(zhàn)提供一個理想的平臺。 發(fā)表于：5/23/2011 多相濾波的數(shù)字相干檢波原理及FPGA實現(xiàn) 介紹一種利用帶通采樣定理及多相濾波的方式實現(xiàn)數(shù)字相干檢波的方法，由于采用數(shù)字信號處理的方式獲取I、Q基帶信號，因此具有鏡頻抑制能力強、線性動態(tài)范圍大、系統(tǒng)設(shè)備簡單、一致性好等優(yōu)點。文章主要從理論及工程實現(xiàn)兩個方面展開論述。 發(fā)表于：5/18/2011 ?…396397398399400401402403404405…?
