123,123,123

頭條

基于FPGA的視頻處理硬件平臺設計與實現

基于FPGA的視頻處理硬件平臺設計與實現

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現XGA與PAL模擬視頻信號轉換為RGB數字視頻信號，并且與數字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

Altera突破半導體業(yè)界集成電路晶體管記錄——39億晶體管

Altera公司 (Nasdaq: ALTR)今天宣布，公司在集成電路中封裝了有史以來最多的晶體管，在半導體技術上建立了業(yè)界里程碑。Altera的28-nm Stratix® V FPGA是業(yè)界第一款具有39億晶體管的半導體器件。這一功能水平為系統設計人員提供了前所未有的性能。Altera的IC工程副總裁Bradley Howe評論說：“Altera在2010年年終投片Stratix V FPGA時，便已經打破了晶體管的記錄。按照摩爾定律的快速發(fā)展規(guī)律，可編程邏輯一直是推動半導體技術創(chuàng)新的前沿力量。實現這樣的里程碑繼續(xù)提高了FPGA的容量和性能，集成度達到了前所未有的水平?！?

發(fā)表于：2011/4/19

飛兆半導體引入碳化硅技術擴展產品創(chuàng)新

為了滿足半導體應用提高效率和性能的需求，全球領先的高性能功率和便攜產品供應商飛兆半導體公司(Fairchild Semiconductor) 宣布收購碳化硅 (Silicon Carbide; SiC) 功率晶體管企業(yè)TranSiC公司，擴展其領先的技術能力。

發(fā)表于：2011/4/19

數頻率校正的FPGA實現

本文通過對CORDIC算法的工作原理進行分析，給出了基于CORDIC算法和FPGA實現數字頻率校正的實現方案。仿真結果證明，該方法可以實現標準的正弦波和余弦波信號，可以直接作為頻偏校正單元來對數字頻率信號進行校正。

發(fā)表于：2011/4/19

FPGA在微型投影儀中的設計應用

現代FPGA，如LatticeECP3，提供了多種先進的硬件功能，有利于微型投影儀的設計。數字信號處理(DSP)功能可用于實現復雜的圖像處理算法，如色彩空間的轉換和JPEG編碼/解碼，以及更通用的DSP算法，如FFT和過濾器。專用的片上存儲器塊可用作圖像緩沖器、FIFO緩沖器和嵌入式處理器的數據或代碼的存儲。高速SERDES塊可用于實現常用的串行視頻接口，如DVI、HDMI、DisplayPort和基于7:1 LVDS的標準，如CameraLink或ChannelLink，以及計算機接口，如PCI-Express、串行Rapid I/O和以太網(GbE、XAUI和SGMII等)。

發(fā)表于：2011/4/19

基于FPGA的嵌入式數字化語音錄制與回放的設計實現

0引言隨著微電子技術的發(fā)展，系統集成向高速、高集成度、低功耗發(fā)展已經成為必然，同時SoPC技術也應用而生。SoPC將軟硬件集成于單個可編程邏輯器件平臺，使得系統設計更加簡潔靈活。SoPC綜合了SoC，PLD和FPGA的優(yōu)點，集成了硬核和軟核CPU、OSP、存儲器、外圍I/O及可編程邏輯，用戶可以利用SoPC平臺自行設計高速、高性能的CPU和DSP處理器，使得電子系統設計進入一個嶄新的模式。該設計運用SoPC技術實現嵌入式數字化語音錄制與回放。其中，介紹了在FPGA上構建WM8731的I2C總線，以及數字化語音在SRAM中的存儲，并利用Matlab7.0.4軟件對所采集的語音數據進行仿真。SoPC是現在電子技術、電子系統設計的匯聚點和發(fā)展方向。充分體現了其高性能、設計靈活和易用等特點。1系統整體方案系統以Altera公司的FPGA芯片(CycloneⅡ系列)EP2C35F672C6NK為平臺，結合音頻編/解碼芯片WM8731實現語音錄制與回放。該FPGA芯片具有豐富的片內資源，大量的邏輯宏單元和多個硬件乘法器，大量的自定義I/O接口，此外還有4個鎖相環(huán)，為系統提供實時時鐘。設計中充分利用了FPGA的高速并行和A

發(fā)表于：2011/4/19

基于ARM和FPGA的電力光纖信號分析儀的設計

為了能更好地實現變電站的自動化和數字化以及完成變電站系統的實時監(jiān)控、測試，更快捷、直觀地獲得設備的運行狀態(tài)。介紹了一臺基于ARM+FPGA的電力光纖信號分析儀的設計與研究，從硬件方面提出了新的設計方案。這種光纖信號分析儀主要實現對數字化變電站中通過100MBaseFX傳輸的各種格式報文的抓取、信息提取、報文解碼、實時存儲及波形顯示等功能。

發(fā)表于：2011/4/17

基于CPLD和VS1011E解碼器的電梯語音系統設計

語音系統是電梯不可缺少的部分，用于樓層報數、方向提示、報警告示、消防對講以及廣告宣傳等。傳統語音系統絕大多數采用語音器件存儲和播放語音，但存在比如外圍電路復雜、音質差、成本高、容量小以及語音不易更改等缺陷。鑒于此，設計了一款基于CPLD和VS1011E解碼器的電梯語音系統。

發(fā)表于：2011/4/17

一種基于FPGA核系統的智能429-422信號轉換模塊的設計

介紹了一種智能信號轉換模塊的設計方法。這種智能模塊采用了基于FPGA嵌入式軟核系統，是基于NiosII軟核處理器的架構，可以在模塊上完全實現外部總線信號之間相互轉換，無需驅動程序或操作系統的干預。同時對用戶邏輯設計、用戶邏輯集成、固件設計技術等內容進行了詳細的介紹。

發(fā)表于：2011/4/17

基于FPGA的PCIE總線擴展卡的設計

PCIE(PCIexpress)是用來互聯諸如計算機和通信平臺應用中外圍設備的第三代高性能I/0總線。PCIE體系結構繼承了第二代總線體系結構最有用的特點，采用與PCI相同的使用模型和讀/寫通信模型，支持各種常見的事務。其存儲器、I/0和配置地址空間與PCI的地址空間相同。由于地址空間模型沒有變化，所以現有的OS和驅動軟件無需進行修改就可以在PCIE系統上運行。PCIE是串行協議，與原有的PCI并行總線相比，它沒有大量的數據和控制線，對于硬件電路設計者來說，省去了很多硬件設計工作。PCIE的傳輸速度遠遠大于PCI總線，PCIE1.1版本單個鏈路的單向吞吐量能達到250MB/s。對于需要與主機進行大容量傳輸的系統來說，該總線標準的優(yōu)勢是非常明顯的。由于PCIE總線硬件設計簡單，吞吐量大，軟件向下兼容，只要找到合適的總線接口芯片，很容易將現有的PCI總線設備升級為PCIExpress設備。Altera公司最新推出的EP2SGX90系列的芯片，給用戶提供了PCIE接口IP核。本文將結合實際的應用，詳細介紹該IP核的使用情況，包括寄存器設置，DMA操作等。1功能描述及參數設置按照PCIE協議的要求，該FPGA的IP核

發(fā)表于：2011/4/17

應用CPLD實現交通控制系統芯片設計

復雜可編程邏輯器件CPLD（Complex Programmable Logic Devices）順應了這一新的需要。它能將大量邏輯功能集成于1個芯片中，其規(guī)模可達幾十萬或上百門以上。用CPLD開發(fā)的數字系統個有容量大、速率快、成本低的特點，且開發(fā)靈活、開發(fā)周期短。

發(fā)表于：2011/4/17