123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

LTE系統(tǒng)中轉(zhuǎn)換預(yù)編碼的設(shè)計及實(shí)現(xiàn)

在比較已有FFT實(shí)現(xiàn)方法的基礎(chǔ)上，提出一種基于FPGA的通用FFT處理器的設(shè)計方案。這種FFT實(shí)現(xiàn)結(jié)構(gòu)根據(jù)不同的輸入數(shù)據(jù)長度動態(tài)配置成相應(yīng)的處理器，可以支持多種基數(shù)為2、3、5的FFT計算，硬件資源得到了優(yōu)化，處理速度及數(shù)據(jù)精度滿足LTE系統(tǒng)中SC-FDMA基帶信號的生成要求。

發(fā)表于：6/1/2010

Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

中國北京- 2010年5月31日－ Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。

發(fā)表于：5/31/2010

中芯國際和Virage Logic合作65nm低漏電工藝

Virage Logic 公司和中芯國際集成電路有限公司宣布其長期合作伙伴關(guān)系擴(kuò)展到包括65納米（nanometer）的低漏電（low-leakage）工藝技術(shù)。根據(jù)協(xié)議條款，系統(tǒng)級芯片（SoC）設(shè)計人員將能夠使用 Virage Logic 開發(fā)的，基于中芯國際65納米低漏電工藝的 SiWare存儲器編譯器，SiWare邏輯庫，SiProMIPI 硅知識產(chǎn)權(quán) (IP) 和 IntelliDDR IP。

發(fā)表于：5/31/2010

賽普拉斯為PSoC平臺推出在線設(shè)計社區(qū)

賽普拉斯日前宣布推出一個全新的在線社區(qū)，可為設(shè)計者提供與包括PSoC可編程片上系統(tǒng)等賽普拉斯多種產(chǎn)品相關(guān)的設(shè)計技巧共享、提問和更深入的信息查找。新的賽普拉斯開發(fā)者社區(qū)目前已開通，網(wǎng)址是www.cypress.com/go/community。其中包括了按產(chǎn)品類別區(qū)分、用戶間可以互動的論壇，還有一個視頻庫、賽普拉斯技術(shù)專家的博客入口以及公司Twitter賬戶中的信息。為慶祝這一新社區(qū)的開通，賽普拉斯將在新注冊用戶中舉辦抽獎活動，獎品是每月一臺蘋果iPad。

發(fā)表于：5/31/2010

意法半導(dǎo)體(ST)下一代系統(tǒng)級芯片32nm設(shè)計平臺

意法半導(dǎo)體宣布，針對設(shè)計研發(fā)最先進(jìn)的網(wǎng)絡(luò)專用集成電路（ASIC）的32nm技術(shù)平臺已正式上市。這款全新32nm系統(tǒng) 級芯片設(shè)計平臺采用意法半導(dǎo)體的32LPH（低功耗高性能）制程，是業(yè)內(nèi)首款采用32nm體硅上實(shí)現(xiàn)串行器-解串行器（SerDes） IP。

發(fā)表于：5/31/2010

基于SoPC的通用在線調(diào)試器設(shè)計

本文基于SOPC軟硬件協(xié)調(diào)設(shè)計驗(yàn)證技術(shù)設(shè)計了一款通用在線調(diào)試器。SOPC技術(shù)將傳統(tǒng)的在線調(diào)試器以芯片形式呈現(xiàn)，采用知識產(chǎn)權(quán)核(IP core)復(fù)用技術(shù)，抽象各種不同架構(gòu)的嵌入式處理器接口，給出支持統(tǒng)一調(diào)試接口的IP core架構(gòu)，提出了基于通用在線調(diào)試器的嵌入式軟件調(diào)試方法。本文介紹了系統(tǒng)架構(gòu)，以及關(guān)鍵子系統(tǒng)的工作原理及其與所處硬件環(huán)境之間的交互，最后對JTAG IP core子系統(tǒng)進(jìn)行了仿真驗(yàn)證。

發(fā)表于：5/28/2010

基于NiosII的視頻采集與DVI成像研究及實(shí)現(xiàn)

采用FPGA作為視頻采集控制和圖像處理芯片，配置NiosII軟核，在FPGA片內(nèi)完成圖像處理和圖像顯示控制，簡化了硬件電路和軟件程序的設(shè)計。在FPGA片內(nèi)編寫視頻采集時序，并配置NiosII控制軟核，模擬視頻數(shù)據(jù)經(jīng)視頻解碼芯片輸出ITU-RBT.656格式數(shù)據(jù)送入FPGA，通過時序控制和NiosII軟核把視頻解碼數(shù)據(jù)依序存儲在SSRAM中，并進(jìn)行裁剪、交織、顏色處理。

發(fā)表于：5/28/2010

安森美半導(dǎo)體推出IPD2工藝技術(shù)，結(jié)合HighQ?性能和小尺寸，用于便攜電子應(yīng)用

　2010年5月27日 – 應(yīng)用于綠色電子產(chǎn)品的首要高性能、高能效硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國納斯達(dá)克上市代號：ONNN)推出新的集成無源元件(IPD)工藝技術(shù)——IPD2。這新工藝是公司增強(qiáng)既有的HighQ?硅銅(copper on silicon) IPD技術(shù)，第二層的銅層厚度僅為5微米(μm)，增強(qiáng)了電感性能，提高了靈活性，配合設(shè)計高精度、高性價比的集成無源元件，用于便攜電子設(shè)備中的射頻(RF)系統(tǒng)級封裝應(yīng)用。

發(fā)表于：5/28/2010

基于MSP430和Cyclone II 的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

通過對整個設(shè)計的調(diào)試驗(yàn)證，結(jié)果滿足設(shè)計要求。整個系統(tǒng)具有較高的安全性和保密性，可為要求通信安全的網(wǎng)絡(luò)應(yīng)用提供一種基于硬件的加密方式，基于FPGA的加密算法設(shè)計具有很高的靈活性，如果采用更加先進(jìn)的加密算法，可進(jìn)一步提高系統(tǒng)的安全性和保密性。

發(fā)表于：5/28/2010

賽靈思ISE 12開啟生產(chǎn)力新時代

ISE 12軟件設(shè)計套件實(shí)現(xiàn)了具有更高設(shè)計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設(shè)計套件首次利用“智能”時鐘門控技術(shù)，將動態(tài)功耗降低多達(dá)30%。此外，該新型套件還提供了基于時序的高級設(shè)計保存功能、為即插即用設(shè)計提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時具備第四代部分重配置功能的直觀設(shè)計流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。

發(fā)表于：5/27/2010