頭條 基于FPGA的視頻處理硬件平臺設計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數字視頻信號，并且與數字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 低碼率語音編碼MELP的SOPC實現(xiàn) 討論了低碼率語音編碼MELP的編解碼過程，有效降低了語音編碼碼率并能使說話者個人語音特征減弱，特別適合需要弱化說話者語音特點的場合。給出了其FPGA的硬件實現(xiàn)框圖，據此可進行具體的硬件設計。同時給出了MELP編解碼框圖，可用于進一步的軟件編制。 發(fā)表于：5/27/2010 基于FPGA的RS485接口誤碼測試儀的設計和實現(xiàn) 介紹了一種基于FPGA的誤碼測試儀的設計原理、實現(xiàn)過程及調試經驗。該誤碼測試系統(tǒng)使用RS485接口，具有原理簡單、接口獨特、功能豐富等特點，系統(tǒng)具有較好的可擴展性。 發(fā)表于：5/25/2010 三星強化晶圓代工 恐牽動臺積電訂單 韓國半導體大廠三星電子(SamsungElectronics)日前上修資本支出，其中在系統(tǒng)LSI(SystemLSI)部門，資本支出亦增加逾50%，達2兆韓元，以滿足手機等系統(tǒng)單芯片(SoC)需求，顯示三星有意加強晶圓代工業(yè)務。業(yè)界對此解讀，三星主要系著眼于最大客戶高通(Qualcomm)手機芯片訂單，未來是否會擴大分食高通在臺積電訂單，高通訂單版圖移轉變化有待觀察，部分業(yè)界認為較大威脅恐將在2012年以后顯現(xiàn)。 發(fā)表于：5/25/2010 SpringSoft LAKER系統(tǒng)支持TSMC 40納米技術可相互操作的制程設計套件 2010年5月25日臺灣新竹 — 全球專業(yè)IC設計軟件供貨商SpringSoft今天宣布，支持臺積電(TSMC)的40納米可相互操作制程設計套件(iPDK)。這是以SpringSoft所支持TSMC 65納米RF制程iPDK為基礎，預計在2010年第二季結束，40納米與65納米TSMC iPDKs都將可搭配Laker? Custom Layout Automation System量產使用。 發(fā)表于：5/25/2010 AEMB軟核處理器的SoC系統(tǒng)驗證平臺 本文采用OpenCores組織所發(fā)布的32位微處理器AEMB作為SoC系統(tǒng)的控制中心，通過Wishbone總線互聯(lián)規(guī)范將OpenCores組織發(fā)布維護的相關IP核集成在目標SoC系統(tǒng)上，構成了最終的SoC驗證平臺。 發(fā)表于：5/25/2010 一種用于航管雷達供電的測控系統(tǒng)設計 為了實現(xiàn)對雷達供電系統(tǒng)中直流電源的電壓、電流參數和機柜溫度的實時監(jiān)測，以及各種電源之間的互鎖控制，設計了一種用于航管雷達供電電源的測控系統(tǒng)。闡述了系統(tǒng)的測控原理和硬件實現(xiàn)方法，并給出了系統(tǒng)軟件的設計思路及流程。 發(fā)表于：5/24/2010 基于PSoC的倒車雷達控制系統(tǒng)設計 在嵌入式系統(tǒng)中，控制芯片主要處理兩大類型的信號，一種是數字信號，另一種就是模擬信號。模擬信號通常來自于傳感器。要從這些模擬傳感器中獲得準確的信號并不是一件容易的事情。模擬的輸出信號通常振幅比較小，所以需要一個信號放大器。信號放大后，噪聲會也被放大，又需要一個模擬的低通或帶通濾波進行濾波。如果多種傳感器同時使用，還需要一個模擬的MUX。除此之外，還可能用到比較器和D/A轉換器。 發(fā)表于：5/19/2010 新思科技與中芯國際合作推出DesignWareUSB 2.0 nanoPHY 美國加利福尼亞州山景城和中國上?！?010年5月18日——全球半導體設計制造軟件和知識產權領先企業(yè)新思科技有限公司（納斯達克交易代碼：SNPS）和全球領先的半導體制造商中芯國際集成電路有限公司（中芯國際，紐約證券交易所交易代碼：SMI，香港聯(lián)交所交易代碼：0981.HK）今天宣布開始提供用于中芯國際65納米（nanometer）低漏電(Low Leakage)工藝技術的新思科技經硅驗證的和獲得USB標志認證的DesignWare® USB 2.0 nanoPHY知識產權（IP）。作為一家提供包括控制器、PHY和驗證IP等USB2.0接口完整IP解決方案的領先供應商，新思科技繼續(xù)致力于通過提供高品質IP助力設計人員降低集成風險，這些IP具備了驗證過的互操作性，并與標準規(guī)范設計兼容。 發(fā)表于：5/18/2010 FPGA在雷達信號模擬器中的應用 基于FPGA的各種雷達信號產生方法,介紹了在FPGA中實現(xiàn)直接數字頻率合成器(DDS)以及提高輸出信號質量的方法，編程實現(xiàn)了頻率捷變、線性調頻以及相位編碼等雷達信號的產生。仿真結果表明，該方法能靈活地產生多種雷達信號，且質量較好。 發(fā)表于：5/17/2010 基于DMA的并行數字信號高速采集系統(tǒng) 本系統(tǒng)采用基于FPGA的DMA技術高速緩存多路并行數據，通過數據重組將數據有序發(fā)送給處理系統(tǒng)，用于數據的顯示與分析。系統(tǒng)采用了嵌入式技術，達到了便攜效果，從而更好地適應設備的工作環(huán)境。并行數字信號采集實驗結果表明，系統(tǒng)能以5 MHz、2.5 MHz、500 kHz、50 Hz 4檔采樣頻率進行62路并行數字信號采集，各路采集結果正確，并保存了各路之間的同步信息。 發(fā)表于：5/13/2010 ?…471472473474475476477478479480…?
