頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 FPGA技術實現(xiàn)智能導盲犬 本系統(tǒng)主要解決的是盲人在出行和人際交往中遇到的問題，主要功能有：行進中的障礙物檢測、識別與定位，其中包括移動的物體與靜止的物體識別；測定障礙物的速度與距離；對周圍的路線的特定環(huán)境標志進行環(huán)境辨認，檢測出熟悉的地點，方便盲人了解情況，并同時也以此為信息主動控制導盲犬，實現(xiàn)人的主觀控制；人性化的語音提示，能夠根據(jù)信息重要程度主動提示當前情況，幫助盲人獲取必要信息，幫助盲人決策；系統(tǒng)還可以對周邊環(huán)境發(fā)生的特殊情況向家屬發(fā)送短消息，必要時可以發(fā)送圖片，實現(xiàn)進一步的安全性。 發(fā)表于：4/12/2010 2009年度中國用戶評選的集成電路最佳產品揭曉 由中國軟件行業(yè)協(xié)會嵌入式系統(tǒng)分會、中國嵌入式系統(tǒng)產業(yè)聯(lián)盟和《電子技術應用》雜志社聯(lián)合主辦的中國用戶獎評集成電路最佳產品活動，經(jīng)廣大集成電路用戶參與評議和專家評審，最后評出2009年度中國用戶最滿意和最歡迎的各類集成電路最佳產品，并向獲獎產品的生產廠商頒發(fā)了證書。 發(fā)表于：4/9/2010 NU HORIZONS ELECTRONICS成為萊迪思半導體全球代理商 2010年4月8日-萊迪思半導體公司（NASDAQ: LSCC）今日宣布Nu Horizons Electronics Corp. （NASDAQ: NUHC）即日起將在全球范圍內代理萊迪思的全部產品。Nu Horizons目前在整個亞太地區(qū)代理萊迪思產品。 發(fā)表于：4/9/2010 基于DM642的橋梁纜索表面缺陷圖像采集及傳輸系統(tǒng)設計 針對目前國內橋梁纜索表面缺陷檢測的不足，提出一種基于DM642的纜索表面缺陷圖像采集及傳輸系統(tǒng)。介紹了該系統(tǒng)的硬件平臺以及軟件設計。系統(tǒng)的硬件平臺主要由3路視頻解碼芯片SAA7113、可編程邏輯器件（CPLD）、物理層收發(fā)器LXT971A以及信號處理器DM642等組成；軟件設計主要介紹了系統(tǒng)功能實現(xiàn)流程、圖像壓縮算法設計等。 發(fā)表于：4/8/2010 Microchip以晶圓級芯片封裝和TO-92封裝擴展UNI/O EEPROM產品線 全球領先的單片機和模擬半導體供應商——Microchip Technology Inc.（美國微芯科技公司）今天宣布推出單I/O總線UNI/O EEPROM器件并且開始供貨，除了采用3引腳SOT-23封裝，還提供微型晶圓級芯片封裝和TO-92封裝。規(guī)格為0.85 mm×1.38 mm的晶圓級芯片封裝（WLCSP）約為一顆裸片大小，并能支持使用標準拾放機械的制造流程。長引線的3引腳TO-92封裝通常用于手工組裝工序制造流程或直接安裝于電纜組件。 發(fā)表于：4/7/2010 Design Compiler 2010：20年生產效率提升之見證 全球領先的半導體設計、驗證和制造的軟件及知識產權（IP）供應商新思科技有限公司（Nasdaq:SNPS）宣布該公司在其Galaxy?設計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。 發(fā)表于：4/7/2010 Design Compiler 2010將綜合和布局及布線的生產效率提高2倍 全球領先的半導體設計、驗證和制造的軟件及知識產權（IP）供應商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxy?設計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復雜的設計中極具挑戰(zhàn)性的進度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復工作并加速物理實現(xiàn)進程。為了應對這些挑戰(zhàn)，Design Compiler 2010對拓撲技術進行擴展，為Synopsys旗艦布局布線解決方案IC Compiler提供“物理層指引”；將時序和面積的一致性提升至5%的同時，還將IC Complier的布線速度提升了1.5倍。Design Compiler 2010的這一項新功能使RTL工程師們能夠在綜合環(huán)境中進行布局檢測，從而可以更快地達到最佳布局效果。此外，Design Complier采用可調至多核處理器的全新可擴展基礎架構，在四核平臺上可產生兩倍提升綜合運行時間。 發(fā)表于：4/7/2010 基于NiosII處理器的通用AD IP核的設計與實現(xiàn) 提出了一種采用基于NiosII處理器的通用AD IP核來實現(xiàn)嵌入式數(shù)據(jù)采集系統(tǒng)的新方案。它能將市面上任意一款AD芯片制作成IP核并集成到NiosII系統(tǒng)中使用，且整個IP核的控制與運算邏輯由一片F(xiàn)PGA芯片來完成。 發(fā)表于：4/2/2010 單片機和FPGA的遠程溫度監(jiān)控系統(tǒng) 本設計是基于單片機和NiosⅡ軟核的溫度監(jiān)控系統(tǒng)，其系統(tǒng)框圖如圖1所示。本系統(tǒng)采用Dallas單線數(shù)字溫度傳感器DS18B20采集溫度數(shù)據(jù)，打破了傳統(tǒng)的熱電阻、熱電偶再通過A／D轉換采集溫度的思路。用Atmel公司的FLASH單片機AT89S51對數(shù)字信號進行處理和控制，通過RS 232串口傳到以NiosⅡ構成的嵌入式處理機中對溫度進行監(jiān)視與報警。Nios II的嵌入式Web服務器使用戶可以通過IE瀏覽器瀏覽存儲在FLASH芯片中的網(wǎng)頁，由于CPU本身是以軟核的方式實現(xiàn)，其功能可根據(jù)需要進行定制，非常靈活。 發(fā)表于：4/2/2010 基于高速幀同步和相位模糊估計的方法及其FPGA實現(xiàn) 本文既研究了高速條件下8PSK信號的幀同步問題，同時又對其相位模糊值進行估計。主要依靠并行結構，對傳統(tǒng)幀同步方法進行了簡化和改進，從而同時完成上述兩個任務。并且將該算法付諸FPGA實現(xiàn)，驗證了算法的有效性。 發(fā)表于：4/2/2010 ?…475476477478479480481482483484…?
