123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Microchip以晶圓級芯片封裝和TO-92封裝擴(kuò)展UNI/O EEPROM產(chǎn)品線

全球領(lǐng)先的單片機(jī)和模擬半導(dǎo)體供應(yīng)商——Microchip Technology Inc.（美國微芯科技公司）今天宣布推出單I/O總線UNI/O EEPROM器件并且開始供貨，除了采用3引腳SOT-23封裝，還提供微型晶圓級芯片封裝和TO-92封裝。規(guī)格為0.85 mm×1.38 mm的晶圓級芯片封裝（WLCSP）約為一顆裸片大小，并能支持使用標(biāo)準(zhǔn)拾放機(jī)械的制造流程。長引線的3引腳TO-92封裝通常用于手工組裝工序制造流程或直接安裝于電纜組件。

發(fā)表于：4/7/2010

Design Compiler 2010：20年生產(chǎn)效率提升之見證

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）宣布該公司在其Galaxy?設(shè)計(jì)實(shí)現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。

發(fā)表于：4/7/2010

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxy?設(shè)計(jì)實(shí)現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計(jì)中極具挑戰(zhàn)性的進(jìn)度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實(shí)現(xiàn)進(jìn)程。為了應(yīng)對這些挑戰(zhàn)，Design Compiler 2010對拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展，為Synopsys旗艦布局布線解決方案IC Compiler提供“物理層指引”；將時(shí)序和面積的一致性提升至5%的同時(shí)，還將IC Complier的布線速度提升了1.5倍。Design Compiler 2010的這一項(xiàng)新功能使RTL工程師們能夠在綜合環(huán)境中進(jìn)行布局檢測，從而可以更快地達(dá)到最佳布局效果。此外，Design Complier采用可調(diào)至多核處理器的全新可擴(kuò)展基礎(chǔ)架構(gòu)，在四核平臺上可產(chǎn)生兩倍提升綜合運(yùn)行時(shí)間。

發(fā)表于：4/7/2010

基于NiosII處理器的通用AD IP核的設(shè)計(jì)與實(shí)現(xiàn)

提出了一種采用基于NiosII處理器的通用AD IP核來實(shí)現(xiàn)嵌入式數(shù)據(jù)采集系統(tǒng)的新方案。它能將市面上任意一款A(yù)D芯片制作成IP核并集成到NiosII系統(tǒng)中使用，且整個(gè)IP核的控制與運(yùn)算邏輯由一片F(xiàn)PGA芯片來完成。

發(fā)表于：4/2/2010

單片機(jī)和FPGA的遠(yuǎn)程溫度監(jiān)控系統(tǒng)

本設(shè)計(jì)是基于單片機(jī)和NiosⅡ軟核的溫度監(jiān)控系統(tǒng)，其系統(tǒng)框圖如圖1所示。本系統(tǒng)采用Dallas單線數(shù)字溫度傳感器DS18B20采集溫度數(shù)據(jù)，打破了傳統(tǒng)的熱電阻、熱電偶再通過A／D轉(zhuǎn)換采集溫度的思路。用Atmel公司的FLASH單片機(jī)AT89S51對數(shù)字信號進(jìn)行處理和控制，通過RS 232串口傳到以NiosⅡ構(gòu)成的嵌入式處理機(jī)中對溫度進(jìn)行監(jiān)視與報(bào)警。Nios II的嵌入式Web服務(wù)器使用戶可以通過IE瀏覽器瀏覽存儲在FLASH芯片中的網(wǎng)頁，由于CPU本身是以軟核的方式實(shí)現(xiàn)，其功能可根據(jù)需要進(jìn)行定制，非常靈活。

發(fā)表于：4/2/2010

基于高速幀同步和相位模糊估計(jì)的方法及其FPGA實(shí)現(xiàn)

本文既研究了高速條件下8PSK信號的幀同步問題，同時(shí)又對其相位模糊值進(jìn)行估計(jì)。主要依靠并行結(jié)構(gòu)，對傳統(tǒng)幀同步方法進(jìn)行了簡化和改進(jìn)，從而同時(shí)完成上述兩個(gè)任務(wù)。并且將該算法付諸FPGA實(shí)現(xiàn)，驗(yàn)證了算法的有效性。

發(fā)表于：4/2/2010

FPGA和ARM的Profibus-DP主站通信平臺設(shè)計(jì)

提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)與其他主站(1類和2類)的令牌傳遞的主主通信功能，以及其與從站的主從通信功能。

發(fā)表于：4/2/2010

Altera Stratix IV GT FPGA 實(shí)現(xiàn)直接與 40G QSFP 光學(xué)模塊的互操作性

Altera 公司 (NASDAQ: ALTR) 今天宣布其Stratix® IV GT FPGA 實(shí)現(xiàn)了與Avago公司的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器，設(shè)計(jì)人員現(xiàn)在可以運(yùn)用 FPGA 的靈活性和性能優(yōu)勢在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件，從而增加總系統(tǒng)帶寬。　

發(fā)表于：4/2/2010

華芯打造山東第一條12英寸線

早就聽說山東要上12英寸，作存儲器。不過在當(dāng)前形勢下，仍矢志不渝令人欣佩。因?yàn)樯洗鎯ζ鞯娘L(fēng)險(xiǎn)太大，否則不可能中芯會半途而廢及國家會袖手旁觀。編者也是同意上存儲器的，問題是技術(shù)來自何方？如何啟步？及采用什么樣的方法來突破。由于投資巨大及技術(shù)難度太大等，沒有國家力量的介入，光靠山東地方政府的雄心是遠(yuǎn)遠(yuǎn)不夠的。

發(fā)表于：4/2/2010

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實(shí)驗(yàn)表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)，調(diào)壓精度高，電壓可調(diào)范圍大(O～26 V)，具有很好的實(shí)用性和工程參考價(jià)值。

發(fā)表于：3/30/2010