| fpga开发板DE2实验讲义 | |
| 所屬分類:解决方案 | |
| 上傳者:hbcxzcj | |
| 文檔大小:1753 K | |
| 標(biāo)簽: Altera Verilog Quartus II | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:FPGA(FPGA(FPGA(FPGA(FPGA(现场可编程门阵列 现场可编程门阵列 现场可编程门阵列 现场可编程门阵列 )最常用的结构是查找表( 最常用的结构是查找表( 最常用的结构是查找表( 最常用的结构是查找表( 最常用的结构是查找表( 最常用的结构是查找表( LookLook -Up -Table,LUTTable,LUT Table,LUT Table,LUTTable,LUT)结构,如 )结构,如 )结构,如 )结构,如 AlteraAlteraAlteraAltera Altera的 ACEXACEXACEX 、APEXAPEX APEX、Cy clone clone clone、Cyclone IICyclone IICyclone II Cyclone II Cyclone II系列和 XilinxXilinxXilinxXilinxXilinxXilinx的 SpartanSpartan SpartanSpartan 、VirtexVirtexVirtexVirtexVirtex 系列等。 系列等。 系 | |
| 現(xiàn)在下載 | |
| VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2