12 V电源平面对DDR4信号的影响
所屬分類：技术论文
上傳者：aetmagazine
文檔大?。?span>768 K
標(biāo)簽： DDR4 远端参考平面 仿真分析
所需積分：0分積分不夠怎么辦？
文檔介紹：随着互联网的高速发展，5G时代已经到来，数据的传输速率越来越高，对服务器板卡的研发是个新一轮的挑战。内存的发展从DDR3到现在已经广泛使用的DDR4，其工作电压已降为1.2 V，而DDR4信号的上升沿及下降沿低至百皮秒量级。为确保数据的传输速率以及传输的准确性，DDR4传输线上的串扰不容忽视。以服务器项目中PCB主板的DDR4传输线为研究对象，首先设计不同的主板叠层模型，利用不同的叠层结构来控制DDR4所在信号层的远端参考层，然后通过调用Sigrity工具仿真和实际测试分析不同叠层模型下的测试结果。结果显示，远端参考12 V电源平面会对DDR4信号造成超过几十毫伏量级的串扰，而12 V电源层与信号层之间加入地层屏蔽后，串扰电压显著减小。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。