卷积编码及Viterbi译码的低时延FPGA设计实现
所屬分類：技术论文
上傳者：aetmagazine
文檔大?。?span>564 K
標(biāo)簽： 毫米波通信 卷积码 Viterbi译码
所需積分：0分積分不夠怎么辦？
文檔介紹：针对毫米波通信的高速率和低时延设计要求，设计实现1/2码率(2，1，7)卷积码的低时延译码。采用高度并行优化实现框架、低延时的最小值选择方式，获得Viterbi硬判决译码算法的输出。利用基于Xilinx公司的Artix7-xc7a200t芯片综合后，译码器的数据输出延时约89个时钟周期，最高工作频率可达203.92 MHz。结果表明，该译码器可支持吉比特级的数据传输速率，实现了低延时、高速率的编译码器。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。