基于极化码的分布式信源编解码系统的FPGA设计与实现
所屬分類：技术论文
上傳者：zhoubin333
文檔大?。?span>609 K
標簽： 分布式信源编解码 极化码 FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹： 为解决在终端资源受限的场景下难以进行压缩编码的问题，在FPGA平台上设计了一种基于极化码的分布式信源编解码系统。系统在反馈机制下通过删除部分极化码校验比特实现了码率自适应传输。最后采用Verilog硬件描述语言在Xilinx公司的Virtex-7系列开发板上进行硬件设计及系统实现。测试结果表明，采用时钟频率为200 MHz的情况下，系统的吞吐率可达到919 kb/s。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。