基于FPGA的剩余电压检测系统的设计
所屬分類：参考设计
上傳者：aet
文檔大?。?span>521 K
標簽： 剩余电压 绝对值电路 采样保持
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种高准确度低功耗的剩余电压检测方法。该测量装置通过过零检测电路获取工频同步信号，在工频交流峰值时刻切断待测设备的电源，由高输入阻抗的输入回路对待测设备的剩余电压进行取样;在NiosII的控制下,采用高速采样保持电路和高精度模数转换器实现设备掉电1 s和10 s后剩余电压的在线检测。实验证明该测量装置有较好的稳定性，测量准确度达到0.506%，满足测量要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。