LTE系统中小区搜索定时同步的FPGA设计
所屬分類：技术论文
上傳者：aet
文檔大?。?span>499 K
標(biāo)簽： 长期演进 小区搜索 主同步信号
所需積分：0分積分不夠怎么辦？
文檔介紹：对比于传统DSP串行模式，基于FPGA提出了一种并行高效的小区搜索定时同步设计方案。从空中接口接收数据到FPGA的片内存储模块，采用多路高速乘法器进行序列互相关检测和动态门限配置，实现了数据接收和处理的无缝衔接，大大缩短了主同步信号的检测时间，降低了解码复杂度，并以Virtex-6芯片为硬件平台进行了仿真、综合、板级验证、联机验证等工作。实现结果表明，该设计方案的处理速度和数据精度满足LTE系统测试要求，已应用于终端测试仪表的开发中。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。