日韩一区二区电影欧美,97人澡人人添人人爽欧美,99se亚洲综合在线

XR芯片系統(tǒng)的EMU全場景AVIP快速迭代驗(yàn)證方案[EDA與制造][工業(yè)自動(dòng)化]

隨著XR領(lǐng)域的不斷發(fā)展，市場對全功能和更高性能的復(fù)雜XR芯片系統(tǒng)需求越來越強(qiáng)烈。需求傳導(dǎo)到芯片設(shè)計(jì)環(huán)節(jié)，呈現(xiàn)出芯片規(guī)模和復(fù)雜度增加的態(tài)勢，給芯片驗(yàn)證收斂帶來的挑戰(zhàn)也同時(shí)不斷增大。如何在投片前做到關(guān)鍵指標(biāo)驗(yàn)證收斂，是每個(gè)芯片工程師和項(xiàng)目經(jīng)理面對的難題。在XR芯片研發(fā)領(lǐng)域，為了解決這一難題，提出EMU全場景AVIP快速迭代驗(yàn)證方案，其中EMU設(shè)備采用Cadence Palladium Z2，AVIP在Cadence VIP的基礎(chǔ)上，適配Palladium Z2 EMU環(huán)境，對接PCIe、MIPI、USB、UART等不同接口，并滿足仿真加速、數(shù)據(jù)比對等需求。通過在XR芯片系統(tǒng)中EMU全場景AVIP快速迭代驗(yàn)證方案的應(yīng)用，有效提升驗(yàn)證收斂效率，為芯片的成功交付做到了有力支撐。

發(fā)表于：8/14/2025

基于Cadence軟件平臺(tái)的分布式電源噪聲仿真方法研究[EDA與制造][工業(yè)自動(dòng)化]

為了縮短采用PowerSI提取電源S參數(shù)的建模時(shí)間，提高芯片內(nèi)部功能模塊電源仿真的精度，進(jìn)一步識(shí)別敏感區(qū)域電源噪聲，引入了一種基于封裝電源的分布式建模及電源噪聲實(shí)測點(diǎn)確定方法。用該方法研究了系統(tǒng)處理芯片內(nèi)部功能模塊的電源仿真，發(fā)現(xiàn)在時(shí)域電源仿真的噪聲中，同一數(shù)據(jù)流流經(jīng)功能近似的電源模塊產(chǎn)生的電源噪聲存在相似性。在此基礎(chǔ)上，建立電源分布式模型，將功能近似的電源模塊進(jìn)行分組，并將分組后的封裝電源S 參數(shù)模型和die內(nèi)RC模型融入到電源時(shí)域噪聲仿真中，然后根據(jù)仿真結(jié)果確定封裝bump處敏感區(qū)域噪聲實(shí)測點(diǎn)的位置。通過仿測對比發(fā)現(xiàn)，在噪聲頻域主頻點(diǎn)對齊的條件下，噪聲時(shí)域的仿測誤差小于6%，驗(yàn)證了所提分布式仿真方法的有效性。

發(fā)表于：8/14/2025

基于Innovus COD的高效時(shí)鐘樹綜合方法及應(yīng)用[EDA與制造][工業(yè)自動(dòng)化]

基于Cadence Innovus 時(shí)鐘樹綜合與優(yōu)化引擎COD，提出了一種對于spec文件優(yōu)化精簡的方案（auto_spec flow），該方案省去了工具自動(dòng)生成的spec中冗余的內(nèi)容，并根據(jù)各命令類型進(jìn)行重新排序，方便用戶進(jìn)行spec文件的閱讀與管理。此外auto_spec flow還考慮了時(shí)鐘樹綜合中常見的問題，如DFT時(shí)鐘對功能時(shí)鐘的影響，以及generated_clock對主時(shí)鐘的影響，分別添加了DFT時(shí)鐘處理腳本，以及generated_clock自動(dòng)識(shí)別處理功能。實(shí)驗(yàn)結(jié)果表明，auto_spec flow能夠有效地提升工作效率，縮短時(shí)鐘latency，提升時(shí)鐘質(zhì)量，并對芯片PPA的提升具有重要意義。

發(fā)表于：8/14/2025

Voltus Insight AI 在高性能CPU核物理實(shí)現(xiàn)上的全流程應(yīng)用[EDA與制造][工業(yè)自動(dòng)化]

隨著高性能計(jì)算芯片設(shè)計(jì)向先進(jìn)工藝節(jié)點(diǎn)演進(jìn)，芯片集成度的飛躍式增長使得晶體管密度突破每平方毫米數(shù)億門級，導(dǎo)致電源分配網(wǎng)絡(luò)（PDN）的金屬線寬持續(xù)收窄，通孔電阻呈非線性上升，加上高密度邏輯單元在吉赫茲級時(shí)鐘頻率下的同步翻轉(zhuǎn)行為，顯著加劇了電壓降（IR Drop）風(fēng)險(xiǎn)?；贑adence Voltus Insight AI feature，提出了一種針對高性能CPU核的物理實(shí)現(xiàn)的全流程電壓降優(yōu)化方案，通過整合AI驅(qū)動(dòng)的IR感知布局（IR-Aware Placement）、電源網(wǎng)絡(luò)加強(qiáng)（reinforce_pg）及Watch Box修復(fù)技術(shù)，能夠動(dòng)態(tài)預(yù)測電源網(wǎng)格的電流分布熱點(diǎn)，對高功耗邏輯單元進(jìn)行擺放優(yōu)化，實(shí)現(xiàn)IR 熱點(diǎn)區(qū)域的提前預(yù)防和高效修復(fù)。結(jié)果表明，在相同條件下，不僅能節(jié)約時(shí)間，提高效率，電壓降修復(fù)率也從過去的66%顯著提升至96%，同時(shí)避免了時(shí)序（Timing）與設(shè)計(jì)規(guī)則（DRC）的惡化。

發(fā)表于：8/13/2025

Virtuoso Schematic Migration在模擬電路遷移中的應(yīng)用[EDA與制造][工業(yè)自動(dòng)化]

設(shè)計(jì)在不同工藝節(jié)點(diǎn)之間的遷移是每位IC設(shè)計(jì)師都非常關(guān)注的熱點(diǎn)問題。為了幫助IC設(shè)計(jì)師解決這一問題，Cadence攜手全球各大晶圓代工廠，開發(fā)出新的技術(shù)，以高效地將電路圖遷移到新的節(jié)點(diǎn)，并使用更新的分析工具來確保獲得最佳結(jié)果。Virtuoso Schematic Migration（VSM）是Virtuoso Studio IC23.1中基于Schematic XL的一個(gè)先進(jìn)的電路遷移平臺(tái)?？梢詭椭こ處熆焖俚貙⒆约旱脑O(shè)計(jì)在不同工藝間進(jìn)行遷移，以大幅度縮減電路設(shè)計(jì)周期，提高研發(fā)效率。該工具不僅支持多個(gè)library之前的協(xié)同遷移，同時(shí)也支持電路頂層的hierarchy遷移，在不同晶圓廠商工藝間遷移時(shí)也能自動(dòng)解決器件pin錯(cuò)位的問題。

發(fā)表于：8/13/2025

使用SpectreX-GPU加速大規(guī)模高精度模擬電路的仿真驗(yàn)證[EDA與制造][工業(yè)自動(dòng)化]

隨著半導(dǎo)體先進(jìn)工藝的發(fā)展，集成電路規(guī)模、復(fù)雜度不斷增加，給電路仿真驗(yàn)證帶來了極大的挑戰(zhàn)。利用SpectreX-GPU加速電路仿真，極大地提升了先進(jìn)工藝大規(guī)模高精度復(fù)雜電路的仿真驗(yàn)證效率，突破了該類設(shè)計(jì)的仿真驗(yàn)證瓶頸。SpectreX-GPU是Cadence Spectre平臺(tái)一款新的全精度SPICE仿真引擎，將傳統(tǒng)的基于CPU的電路仿真工具拓展至更大算力的CPU-GPU異構(gòu)計(jì)算中，結(jié)合了GPU強(qiáng)大的并行計(jì)算能力與CPU的復(fù)雜運(yùn)算能力，實(shí)現(xiàn)兩種計(jì)算能力之間的高效調(diào)度和平衡，同時(shí)保持SpectreX仿真器的準(zhǔn)確性。針對本公司不同類型的實(shí)際電路，利用SpectreX-GPU 仿真引擎和GPU進(jìn)行仿真，與基于CPU的SpectreX相比，在不影響仿真精度的前提下，顯著縮短了仿真時(shí)間，提高了驗(yàn)證效率和覆蓋范圍，幫助工程師在保證設(shè)計(jì)質(zhì)量的前提下進(jìn)一步縮短設(shè)計(jì)周期。

發(fā)表于：8/13/2025

片上網(wǎng)絡(luò)相關(guān)技術(shù)研究綜述[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

隨著集成電路技術(shù)向納米尺度深入發(fā)展，片上網(wǎng)絡(luò)（Network-on-Chip，NoC）作為解決多核系統(tǒng)通信瓶頸的關(guān)鍵技術(shù)，受到廣泛關(guān)注?；谧钚卵芯砍晒?，探討了影響NoC發(fā)展的幾個(gè)方面關(guān)鍵問題，包括拓?fù)浣Y(jié)構(gòu)、路由算法、交換機(jī)制和服務(wù)質(zhì)量等方面的典型技術(shù)和最新進(jìn)展。研究表明，當(dāng)前一些新興技術(shù)顯著提升了NoC的性能，如降低通信延遲、提升吞吐量、優(yōu)化功耗控制及提高資源利用率等。盡管如此，仍面臨集成難度高、流量管理難等諸多挑戰(zhàn)。最后，總結(jié)了NoC技術(shù)的現(xiàn)存問題，并探討了未來發(fā)展趨勢。

發(fā)表于：8/13/2025

PCB打樣中的層疊結(jié)構(gòu)設(shè)計(jì)[EDA與制造][工業(yè)自動(dòng)化]

在高速電路設(shè)計(jì)中，PCB（印刷電路板）的層疊結(jié)構(gòu)設(shè)計(jì)是至關(guān)重要的一環(huán)。合理的層疊結(jié)構(gòu)不僅能夠保證信號(hào)的完整性，還能提高電路板的整體性能和可靠性。本文將詳細(xì)探討PCB多層板打樣中的層疊結(jié)構(gòu)設(shè)計(jì)。

發(fā)表于：7/31/2025

勘探開發(fā)數(shù)據(jù)標(biāo)準(zhǔn)展示工具的設(shè)計(jì)與實(shí)現(xiàn)[其他][其他]

發(fā)表于：7/29/2025

風(fēng)險(xiǎn)等級化視角下行政算法的差序化公開[其他][其他]

當(dāng)從行政法秉持的行政公開性立場對行政算法予以關(guān)注并對其透明度規(guī)制進(jìn)行制度性回應(yīng)時(shí)，與其追求一個(gè)難以普遍適用的單一路徑，不如采用“差序化”監(jiān)管的理念，順應(yīng)自動(dòng)化行政中算法的不同特點(diǎn)，在方法論上放棄統(tǒng)一適用的公開路徑，轉(zhuǎn)而透過對實(shí)踐的總結(jié)和歸類，以算法對權(quán)利的實(shí)質(zhì)影響程度為標(biāo)準(zhǔn)，抽象出算法介入自動(dòng)化行政的不同風(fēng)險(xiǎn)等級，并對其適配相應(yīng)的公開要求，明確其公開程度與具體的公開方式，最大程度上規(guī)避自動(dòng)化行政中算法實(shí)質(zhì)風(fēng)險(xiǎn)的不確定性與法律規(guī)范所追求的普遍適用性之間的矛盾。

發(fā)表于：7/29/2025

犯罪恐懼感對隱私讓渡意愿的影響研究[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

海量的個(gè)人信息用于社會(huì)治理，雖然降低了犯罪恐懼感，但是也帶來“去知覺化”的問題和隱私泄露的風(fēng)險(xiǎn)。為了促進(jìn)數(shù)據(jù)私益和公益的平衡，基于2023年中國犯罪被害調(diào)查數(shù)據(jù)，圍繞隱私權(quán)衡行為的影響因素展開實(shí)證研究。結(jié)果表明，犯罪恐懼感不僅直接降低了人們的隱私讓渡意愿，還會(huì)通過降低警察信任感和官方媒體效力降低讓渡意愿。因此，應(yīng)當(dāng)從減輕犯罪恐懼感入手，建立透明的信息利用機(jī)制，利用數(shù)據(jù)價(jià)值的同時(shí)規(guī)避隱私泄露風(fēng)險(xiǎn)，確保始終將群眾作為受益者。

發(fā)表于：7/29/2025

生成式人工智能嵌入數(shù)字政府的數(shù)據(jù)安全風(fēng)險(xiǎn)及其法律規(guī)制[人工智能][信息安全]

生成式人工智能深度嵌入數(shù)字政府意義重大，但其引發(fā)的全周期數(shù)據(jù)安全風(fēng)險(xiǎn)不容忽視。通過解構(gòu)數(shù)據(jù)“收集—處理—存儲(chǔ)—輸出”四階段風(fēng)險(xiǎn)，發(fā)現(xiàn)收集階段存在安全與質(zhì)量隱患，處理階段面臨算法歧視與黑箱挑戰(zhàn)，存儲(chǔ)環(huán)節(jié)有數(shù)據(jù)泄露與歸責(zé)困境，輸出階段則涉及數(shù)據(jù)失真與侵權(quán)風(fēng)險(xiǎn)。借鑒歐盟“先監(jiān)管后發(fā)展”和美國“技術(shù)驅(qū)動(dòng)立法”經(jīng)驗(yàn)，提出分階規(guī)制框架：收集階段實(shí)行分類分級與源頭審查，處理階段強(qiáng)化倫理審查與清單管理，存儲(chǔ)階段構(gòu)建軟硬法協(xié)同標(biāo)準(zhǔn)與公私合作責(zé)任模式，輸出階段引入沙箱監(jiān)管與數(shù)字確權(quán)。以此推動(dòng)數(shù)字政府建設(shè)，實(shí)現(xiàn)科技、風(fēng)險(xiǎn)治理與安全法治的協(xié)同共進(jìn)。

發(fā)表于：7/29/2025

高校數(shù)據(jù)安全治理的模型研究[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

在分析我國高校數(shù)據(jù)安全面臨的嚴(yán)峻挑戰(zhàn)的基礎(chǔ)上，提出了以目標(biāo)為導(dǎo)向、內(nèi)涵式發(fā)展、合理的指標(biāo)體系、多元協(xié)同和基于業(yè)務(wù)場景的治理思路，通過數(shù)據(jù)安全治理能力、數(shù)據(jù)安全過程、業(yè)務(wù)場景三個(gè)維度將數(shù)據(jù)安全治理框架映射至高等教育領(lǐng)域，構(gòu)建了貫穿數(shù)據(jù)生命周期的高校數(shù)據(jù)安全治理模型，指導(dǎo)數(shù)據(jù)高效、有序、可信流通，并建立了管理、技術(shù)、運(yùn)營為一體的高校數(shù)據(jù)安全治理能力評估體系，支撐模型的應(yīng)用發(fā)展，為提升高校數(shù)據(jù)安全治理水平提供科學(xué)的指引。

發(fā)表于：7/29/2025

工業(yè)大模型賦能制造業(yè)數(shù)字化轉(zhuǎn)型的路徑與對策[人工智能][工業(yè)自動(dòng)化]

在全球制造業(yè)加速邁向數(shù)字化、智能化的背景下，工業(yè)大模型作為新一代智能技術(shù)，正成為推動(dòng)制造業(yè)數(shù)字化轉(zhuǎn)型的重要引擎。通過系統(tǒng)梳理工業(yè)大模型的概念、發(fā)展脈絡(luò)和發(fā)展現(xiàn)狀等基礎(chǔ)理論，提出工業(yè)大模型賦能制造業(yè)數(shù)字化轉(zhuǎn)型的理論框架，并詳細(xì)闡述工業(yè)大模型在研發(fā)設(shè)計(jì)、生產(chǎn)制造、運(yùn)維服務(wù)、經(jīng)營管理和供應(yīng)鏈管理等制造業(yè)典型應(yīng)用場景的賦能作用。針對工業(yè)大模型在深度應(yīng)用過程中所面臨的高質(zhì)量訓(xùn)練數(shù)據(jù)匱乏、工業(yè)場景分布碎片化、工業(yè)應(yīng)用魯棒性欠缺、關(guān)鍵場景風(fēng)險(xiǎn)需警惕和計(jì)算與系統(tǒng)能力不足等挑戰(zhàn)，進(jìn)一步探討其賦能制造業(yè)數(shù)字化轉(zhuǎn)型的方法路徑，并從政策機(jī)制、示范引領(lǐng)、標(biāo)準(zhǔn)體系、自主創(chuàng)新、安全韌性和人才培養(yǎng)等多個(gè)維度提出對策建議，以期為工業(yè)大模型驅(qū)動(dòng)制造業(yè)高質(zhì)量發(fā)展提供有價(jià)值的參考和啟示。

發(fā)表于：7/29/2025

基于區(qū)塊鏈的現(xiàn)實(shí)世界資產(chǎn)數(shù)字化發(fā)行及交易技術(shù)研究[通信與網(wǎng)絡(luò)][信息安全]

隨著加密貨幣（Cryptocurrencies）發(fā)行及交易的火爆，其弊端也正日益凸顯——由于沒有現(xiàn)實(shí)世界資產(chǎn)的支撐，其價(jià)值只存在網(wǎng)絡(luò)上，資產(chǎn)會(huì)在短時(shí)間造成大量損失，因而現(xiàn)實(shí)世界資產(chǎn)（Real-World Assets, RWA）數(shù)字化成為當(dāng)前關(guān)注的重點(diǎn)。此外如何建立安全有效的發(fā)行交易模型，規(guī)避或降低已知的交易風(fēng)險(xiǎn)，是目前研究的難點(diǎn)。通過深入研究當(dāng)前RWA數(shù)字化存在的兩大發(fā)展路線，指出風(fēng)險(xiǎn)的存在是由于其數(shù)字化所建立的物理和數(shù)字空間市場割裂所導(dǎo)致的，據(jù)此提出了一種新的“軌道模型”，并構(gòu)建了其發(fā)行與交易的數(shù)學(xué)模型，解決了傳統(tǒng)RWA數(shù)字化中的并行市場割裂與系統(tǒng)性風(fēng)險(xiǎn)問題。

發(fā)表于：7/29/2025