在线精品国产成人综合,丝瓜ios山东座

如何拒絕單一顯示：混色背后的科學(xué)[通信與網(wǎng)絡(luò)][其他]

顯示的基礎(chǔ)就是顏色的呈現(xiàn)，單一顏色令人感到蒼白，混色才是人們的追求。原色并不是光的基本屬性，但往往涉及到眼睛對光的心理反應(yīng)。人們認(rèn)為，原色是完全相互獨(dú)立的，但可以組合以生成一個(gè)有用的色彩范圍(色域)。

發(fā)表于：1/30/2013

基于HTML5的3D多人網(wǎng)頁游戲?qū)崿F(xiàn)方案[嵌入式技術(shù)][其他]

HTML5標(biāo)準(zhǔn)增強(qiáng)了網(wǎng)頁在圖形繪制、媒體播放、消息傳送等方面的能力，為提高網(wǎng)頁游戲性能創(chuàng)造了條件?；谠摌?biāo)準(zhǔn)開發(fā)出一個(gè)3D多人網(wǎng)頁游戲。介紹了其實(shí)現(xiàn)方案，測試了其相關(guān)性能，分析了該技術(shù)的可行性。

發(fā)表于：1/30/2013

線性網(wǎng)絡(luò)編碼及其在P2P網(wǎng)絡(luò)中的應(yīng)用研究[通信與網(wǎng)絡(luò)][其他]

通過對網(wǎng)絡(luò)編碼理論和現(xiàn)有P2P文件共享系統(tǒng)的深入研究，設(shè)計(jì)了一種基于線性網(wǎng)絡(luò)編碼的P2P文件共享系統(tǒng)。該系統(tǒng)的優(yōu)點(diǎn)是解決了現(xiàn)有P2P文件共享系統(tǒng)中存在的不能充分利用網(wǎng)絡(luò)資源、“種子”節(jié)點(diǎn)突然退出造成文件下載不完等問題。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)克服了現(xiàn)有系統(tǒng)中存在的問題，同時(shí)也提高了整個(gè)系統(tǒng)的吞吐量并增強(qiáng)了系統(tǒng)的穩(wěn)定性。

發(fā)表于：1/30/2013

華平音頻信息網(wǎng)絡(luò)數(shù)字化實(shí)時(shí)傳輸技術(shù)[通信與網(wǎng)絡(luò)][其他]

隨著視音頻編解碼技術(shù)的提高，各種基于互聯(lián)網(wǎng)絡(luò)的遠(yuǎn)程音視頻交互迅速普及，音頻采集、編解碼、傳輸?shù)燃夹g(shù)得到較快的發(fā)展和進(jìn)步，各種音頻編解碼標(biāo)準(zhǔn)和網(wǎng)絡(luò)傳輸糾錯(cuò)技術(shù)也都有成熟的應(yīng)用。但是，在現(xiàn)有技術(shù)中，網(wǎng)絡(luò)帶寬依然是大多數(shù)網(wǎng)絡(luò)流媒體交互應(yīng)用的瓶頸。因?yàn)樵谠S多應(yīng)用場合中，網(wǎng)絡(luò)帶寬的實(shí)時(shí)穩(wěn)定性根本無法得到保證。由于網(wǎng)絡(luò)帶寬不足或者帶寬不穩(wěn)定，經(jīng)過編解碼壓縮后的音頻信息可能無法完整的傳輸給接收方，或造成通信中斷，更有甚者，常會因?yàn)橐纛l傳遞質(zhì)量差而導(dǎo)致信息的接收方誤判傳遞信息，從而造成更大損失。

發(fā)表于：1/30/2013

APU起動發(fā)電實(shí)驗(yàn)臺控制方式仿真研究[其他][工業(yè)自動化]

利用Matlab平臺構(gòu)建了起動發(fā)電實(shí)驗(yàn)臺仿真模型，使用同步電機(jī)調(diào)速系統(tǒng)模擬航空發(fā)動機(jī)點(diǎn)火前的風(fēng)阻性負(fù)載轉(zhuǎn)矩與點(diǎn)火工作后的驅(qū)動轉(zhuǎn)矩，研究了APU起動發(fā)電實(shí)驗(yàn)臺的控制方式，證明了APU起動發(fā)電實(shí)驗(yàn)臺控制方式的可行性。

發(fā)表于：1/30/2013

是否可以使用直流輸入來運(yùn)行AC-DC電源？[測試測量][其他]

許多標(biāo)準(zhǔn)的AC-DC開關(guān)電源（Lambda的大部分產(chǎn)品）都在90-264VAC 這一最常用的交流輸入范圍之外指定一個(gè)較高的直流輸入范圍。我們會收到很多有關(guān)將直流輸入連接到交直流輸入均可適用的AC-DC電源的問題，如何連接，在什么位置連接等。

發(fā)表于：1/30/2013

基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)設(shè)計(jì)[可編程邏輯][其他]

詳細(xì)介紹了一種基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)的實(shí)現(xiàn)。整個(gè)系統(tǒng)由信號預(yù)處理電路、單片機(jī)最小系統(tǒng)和FPGA目標(biāo)板模塊3部分組成。預(yù)處理電路負(fù)責(zé)聲音-電壓信號的轉(zhuǎn)換以及電壓信號的放大；單片機(jī)最小系統(tǒng)完成音頻信號的測頻、采集與存儲、LCD液晶屏的頻譜顯示以及相關(guān)的時(shí)序控制工作；FPGA部分對單片機(jī)ADC所采集的音頻信號進(jìn)行快速傅里葉變換（FFT），然后將變換后的結(jié)果返回并在液晶屏上顯示。系統(tǒng)實(shí)現(xiàn)了對20 Hz~20 kHz音頻信號的采集與頻譜分析，該系統(tǒng)具有較好的實(shí)時(shí)性和準(zhǔn)確性，頻譜刷新時(shí)間小于0.5 s，最大誤差約為10%。

發(fā)表于：1/29/2013

基于Measurement Studio的太陽能路燈監(jiān)控系統(tǒng)[嵌入式技術(shù)][其他]

研究了基于虛擬儀器技術(shù)Measurement Studio的太陽能LED路燈監(jiān)控系統(tǒng)。采用GPRS與CAN總線的兩級式網(wǎng)絡(luò)，實(shí)時(shí)采集參數(shù)，并將數(shù)據(jù)傳輸給上位機(jī)監(jiān)控系統(tǒng)，用于繪制參數(shù)曲線并存儲、分析數(shù)據(jù)。給出了總體網(wǎng)絡(luò)結(jié)構(gòu)、單個(gè)節(jié)點(diǎn)電路、通信接口電路、調(diào)理電路以及軟件系統(tǒng)設(shè)計(jì)流程圖，同時(shí)還給出了基于多線程技術(shù)的軟件性能優(yōu)化方案。

發(fā)表于：1/29/2013

基于CPLD的VGA時(shí)序彩色信號的實(shí)現(xiàn)[可編程邏輯][其他]

采用可編程邏輯器件CPLD設(shè)計(jì)一個(gè)簡易VGA視頻信號產(chǎn)生模塊，經(jīng)過軟硬件調(diào)試，最終在顯示器上顯示彩色方塊或線條等正確圖像。利用此原理，可以設(shè)計(jì)更多的彩色圖像，且可將采集的圖像進(jìn)行實(shí)時(shí)顯示，將此作為信號源，應(yīng)用于顯示器電路的開發(fā)或某些嵌入式系統(tǒng)中，進(jìn)行視頻設(shè)備的調(diào)試與性能分析或系統(tǒng)中信號處理模塊的調(diào)試與性能分析等。

發(fā)表于：1/29/2013

基于NDK的DSP網(wǎng)絡(luò)接口移植開發(fā)設(shè)計(jì)[嵌入式技術(shù)][其他]

給出了一個(gè)基于TMS320DM6437 DSP的嵌入式網(wǎng)絡(luò)實(shí)現(xiàn)方案，對該DSP的網(wǎng)絡(luò)控制模塊和NDK進(jìn)行了深入的研究與分析，實(shí)現(xiàn)了NDK在不同外設(shè)的移植，并以SEED-DEC6437與PC之間網(wǎng)絡(luò)通信為例，介紹了PC端Winsock與DSP的NDK開發(fā)流程。實(shí)驗(yàn)結(jié)果表明，使用移植過的NDK進(jìn)行開發(fā)，可以有效地提高開發(fā)速度，減少開發(fā)時(shí)間。

發(fā)表于：1/29/2013

無源液晶顯示模塊的設(shè)計(jì)與實(shí)現(xiàn)[模擬設(shè)計(jì)][其他]

無源液晶顯示模塊只需串接在兩線制變送器4～20mA回路里，即可顯示測量工程值或測量百分比，無需電池或外接電源。

發(fā)表于：1/29/2013

DDS技術(shù)在高頻石英晶體測試系統(tǒng)中的應(yīng)用[嵌入式技術(shù)][其他]

在此介紹了一種以DDS芯片AD9912作為信號源的高頻石英晶體測試系統(tǒng)。AD9912是一款直接數(shù)字頻率合成芯片。一方面，AD9912內(nèi)部時(shí)鐘速度可高迭1GSPS，并集成了14位數(shù)／模轉(zhuǎn)換器，可以直接輸出400MHz信號，另一方面，AD9912的頻率控制字為48位，可以小于4μHz的分辨率輸出信號。由于采用了DDS芯片AD9912作為信號源，所設(shè)計(jì)的石英晶體測試系統(tǒng)能夠在20kHz～400MHz范圍內(nèi)測試石英晶體的串聯(lián)諧振頻率。與國內(nèi)目前普遍使用的基于振蕩器和

發(fā)表于：1/29/2013

基于OpenBus系統(tǒng)的FPGA嵌入式設(shè)計(jì)與實(shí)現(xiàn)[可編程邏輯][其他]

現(xiàn)場可編程門陣列FPGA(FieldProgrammableGateArray)是美國Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA內(nèi)部由可綰程邏輯單元陣列、布線資源和可編程的I／O單元陣列構(gòu)成，包含豐富的邏輯門、寄

發(fā)表于：1/29/2013

基于PE3236的L波段頻率合成器的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

基于芯片PE3236設(shè)計(jì)了一種用于L波段的具有低相位噪聲性能的頻率合成器，分析了環(huán)路對相位噪聲性能的影響。該頻率合成器已經(jīng)成功運(yùn)用于分米波儀表著陸設(shè)備外場檢測儀中。

發(fā)表于：1/29/2013

MSP430F5xxx 在高速公路不停車收費(fèi)系統(tǒng)（ETC）中的應(yīng)用[模擬設(shè)計(jì)][其他]

本文探討了使用MSP430F5xxx實(shí)現(xiàn)ETC系統(tǒng)中實(shí)時(shí)HDLC編解碼的方法。MSP430F5xxx是TI公司MSP430家族最新產(chǎn)品序列，采用先進(jìn)的0.18工藝，1MIPS消耗的電流低到了驚人的160uA。同時(shí)，F(xiàn)5xx產(chǎn)品都配備了高效靈活的DMA模塊，對16bit數(shù)據(jù)進(jìn)行搬移只需要2個(gè)時(shí)鐘周期。本文給出了結(jié)合F5xx的DMA，TimerA，CRC16及SPI，實(shí)現(xiàn)幾乎實(shí)時(shí)的HDLC FM0軟解碼辦法和利用SPI的便捷的FM0編碼方法。本文包括相關(guān)的兩個(gè)實(shí)例代碼。

發(fā)表于：1/29/2013