《電子技術應用》
您所在的位置:首頁 > 模拟设计 > 业界动态 > 西门子与台积电合作由N3/N4先进制程,扩展到先进封装领域

西门子与台积电合作由N3/N4先进制程,扩展到先进封装领域

2021-11-06
來源:全球半导体观察整理

西門子數字化工業(yè)軟件近日在臺積電2021開放創(chuàng)新平臺 (Online Open Innovation Platform,OIP) 生態(tài)系統論壇中宣布,與臺積電合作帶來一系列的新產品認證,包括雙方在云計算支持IC設計,以及臺積電的全系列3D晶體硅堆棧,還有先進封裝技術3DFabric方面已經完成關鍵的里程碑。

西門子有多項EDA產品最近通過了臺積電的N3與N4制程認證,包括Calibre nmPlatform-西門子領先的IC Sign-off實體驗證解決方案,以及Analog FastSPICE平臺-可針對納米級模擬、無線射頻 (RF)、混合式信號、內存與定制化數字電路,提供最先進的電路驗證功能。此外,西門子也與臺積電密切合作,推動西門子Aprisa布局與繞線解決方案獲得先進制程認證,以協助雙方的共同客戶在芯片代工廠的最先進制程上,順利且快速地取得晶體硅設計的成功。

西門子對臺積電最新制程的支持承諾更延伸至臺積電3DFabric技術。目前,西門子已成功滿足臺積電3DFabric設計流程的設計要求。在鑒定流程中,西門子改進了其Xpedition Package Designer (xPD) 工具,以支持使用自動化避免與矯正功能處理集成式扇出型芯片級封裝 (InFO)設計規(guī)則。此外,Calibre 3DSTACK、DRC和LVS也獲得了臺積電最新的3DFabric科技(包括InFO、CoWoS和TSMC-SoIC)的支持與認證。對客戶而言,這些支持3DFabric的解決方案可助其縮短設計與Signoff周期,并減少手動介入相關的錯誤。

同時,西門子也與臺積電合作,針對臺積電的3D晶體硅堆棧架構開發(fā)“可測試性設計”(DFT)流程。西門子的Tessent軟件可提供采用階層架構式DFT、SSN (Streaming Scan Network)、改善的TAP(測試訪問端口)與IEEE 1687 IJTAG(內部聯合測試工作群組)網絡技術的先進DFT解決方案,這些技術都符合IEEE 1838標準。Tessent解決方案具備擴展性、靈活性與易用性,可協助客戶優(yōu)化IC測試技術相關的資源。

西門子與臺積電近期也攜手協助一家全球領先的IC設計公司使用Calibre工具在領先的云計算環(huán)境中大幅提升性能及擴展能力。Calibre針對云計算環(huán)境將最新設置、deck與引擎等多項技術進行優(yōu)化,協助共同客戶縮短芯片制造時間并加快上市速度。




最后文章空三行圖片.jpg


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。