近日，業(yè)內(nèi)盛傳英偉達(dá)（NVIDIA）正在考慮將全新的擁有諸多優(yōu)勢(shì)的 CoWoP（Chip-on-Wafer-on-Platform PCB）作為其下一個(gè)封裝解決方案，可能將會(huì)率先導(dǎo)入其下一代 Rubin GPU 使用。不過(guò)，摩根士丹利的一份報(bào)告稱(chēng)， 雖然英偉達(dá)可能正在開(kāi)發(fā)CoWoP技術(shù)，但短期內(nèi)不太可能大規(guī)模應(yīng)用。

目前眾多的HPC芯片和AI芯片的首選先進(jìn)封裝解決方案是臺(tái)積電的CoWoS（Chip?on?Wafer?on?Substrate），這是一種比較成熟的 2.5D 封裝技術(shù)，是通過(guò)將硅片（例如Logic + HBM）并排貼在一個(gè)硅中介層（Si Interposer）上，再焊接到封裝基板（Package Substrate），然后用 BGA 焊球連接到主板。所有 CoWoS 解決方案的中介層面積均在增加，以便整合更多先進(jìn)芯片和高帶寬存儲(chǔ)器的堆疊，以滿(mǎn)足更高的性能需求。英偉達(dá)和AMD等人工智能大廠(chǎng)的AI芯片都有廣泛采用CoWoS先進(jìn)封裝技術(shù)。

根據(jù)曝光的一份藍(lán)圖顯示，英偉達(dá)計(jì)劃與供應(yīng)鏈廠(chǎng)商合作研發(fā)導(dǎo)入全新的CoWoP封裝技術(shù)，以期替代當(dāng)前的CoWoS的技術(shù)，預(yù)計(jì)2026年10月將率先在英偉達(dá) GR150（Rubin）GPU平臺(tái)上實(shí)現(xiàn)。

那么，相比傳統(tǒng)的CoWoS技術(shù)來(lái)說(shuō)，CoWoP技術(shù)有何不同呢？

簡(jiǎn)單來(lái)說(shuō)，CoWoP技術(shù)就是“CoWoS減去封裝基板”，即將硅片與硅中介層組合后，直接鍵合在強(qiáng)化設(shè)計(jì)的主板（Platform PCB）上，省去傳統(tǒng)的封裝基板與BGA步驟，形成“芯片-硅中介層-PCB”的一體化結(jié)構(gòu)，實(shí)現(xiàn)了更薄、更輕、更高帶寬的模塊設(shè)計(jì)，同時(shí)充分利用大尺寸PCB產(chǎn)線(xiàn)的高產(chǎn)能與成熟工藝。但是需要指出的是，強(qiáng)化設(shè)計(jì)的主板需直接承擔(dān)高精度信號(hào)與電源布線(xiàn)的功能。雖然，“刪減封裝基板”看似容易，但在技術(shù)層面上實(shí)現(xiàn)則難度相當(dāng)高。

英偉達(dá)企圖再建構(gòu)護(hù)城河，CoWoP帶來(lái)七大優(yōu)勢(shì)

供應(yīng)鏈業(yè)者表示，英偉達(dá)正計(jì)劃通過(guò)CoWoP將原本集中于芯片制程的性能瓶頸，轉(zhuǎn)移至封裝與系統(tǒng)級(jí)互連，以此建立新的技術(shù)護(hù)城河。整體而言，目標(biāo)就是通過(guò)高度系統(tǒng)整合與平臺(tái)定義權(quán)，主導(dǎo)未來(lái)AI芯片的標(biāo)準(zhǔn)。

根據(jù)曝光的CoWoP藍(lán)圖顯示，CoWoP未來(lái)可帶來(lái)“七大優(yōu)勢(shì)”，包括：

1、信號(hào)完整性（SI）提升：省去一層封裝基板，通過(guò)硅中介層實(shí)現(xiàn)芯片與PCB的微凸點(diǎn)倒裝互連，信號(hào)傳輸路徑更短、更直接，NVLink和HBM通信損耗顯著降低，傳輸距離可延長(zhǎng)。

2、電源完整性（PI）強(qiáng)化：在CoWoS等傳統(tǒng)封裝中，電壓調(diào)節(jié)器（Voltage Regulator，例如為GPU芯片提供穩(wěn)定供電的電源管理模塊）通常位于PCB主板或封裝基板（Substrate）上，與GPU裸片之間存在較長(zhǎng)的供電路徑，這會(huì)引入寄生電阻、電容和電感（統(tǒng)稱(chēng)“寄生參數(shù)”），導(dǎo)致供電損耗、電壓波動(dòng)及響應(yīng)延遲。而CoWoP架構(gòu)則可以使得電壓調(diào)節(jié)器可集成到更靠近GPU裸片的位置，大幅縮短供電路徑，以減少寄生參數(shù)，使電壓更穩(wěn)定，降低噪聲干擾，顯著改善GPU在高負(fù)載下的供電效率。

3、散熱性能提升：減少供電損耗意味著更少的熱量產(chǎn)生，結(jié)合CoWoP的“無(wú)蓋設(shè)計(jì)”（Lidless），使散熱器可直接接觸GPU裸片，進(jìn)一步提升散熱效率。

4、降低PCB熱膨脹系數(shù)，解決翹曲問(wèn)題。

5、改善電遷移（Electromigration）。

6、降低ASIC成本與設(shè)計(jì)復(fù)雜度。省去了傳統(tǒng)封裝中昂貴的ABF/BT有機(jī)基板和BGA焊球環(huán)節(jié)，既降低材料成本（無(wú)封裝、無(wú)蓋子），也簡(jiǎn)化了制造流程。

7、支持更彈性的芯片模塊整合方式，邁向無(wú)封裝構(gòu)架長(zhǎng)期愿景。

根據(jù)業(yè)界預(yù)計(jì)，CoWoP用大尺寸PCB面板替代了單價(jià)高昂的ABF基板（傳統(tǒng)基板占封裝成本40%以上），再加上無(wú)需BGA焊球、無(wú)蓋子，整體可以使得成本降低30%-50%，并且利用成熟的PCB產(chǎn)線(xiàn)可以縮短交付周期。而且，PCB擴(kuò)產(chǎn)周期僅需6-12個(gè)月，遠(yuǎn)低于傳統(tǒng)基板的2年，可快速響應(yīng)AI算力設(shè)備爆發(fā)需求。

CoWoP帶來(lái)的四大挑戰(zhàn)

雖然CoWoP相比CoWoS擁有諸多優(yōu)勢(shì)，但是也帶來(lái)了四大挑戰(zhàn)：

1、主板技術(shù)門(mén)坎大幅提高：Platform PCB必須具備封裝等級(jí)的布線(xiàn)密度、平整度與材料控制。PCB在此不僅承擔(dān)電連接，還需要通過(guò)HDI或MSAP/SAP等工藝在板上形成精細(xì)的重分布層（RDL），來(lái)保證信號(hào)完整性與功率分配。比如，需要再同一板上完成多至12層、30μm級(jí)線(xiàn)寬/線(xiàn)距的高速互連，兼具高帶寬、低延遲與設(shè)計(jì)靈活性。

2、返修與良率壓力劇增，GPU裸晶直接焊接主板，失敗即報(bào)廢，制程容錯(cuò)空間低。

3、系統(tǒng)協(xié)同設(shè)計(jì)更復(fù)雜，增加開(kāi)發(fā)成本。

4、技術(shù)轉(zhuǎn)移成本高。

供應(yīng)鏈認(rèn)為，CoWoP技術(shù)若順利推進(jìn)，主板轉(zhuǎn)變?yōu)樾酒摹白詈笠粚臃庋b”，不僅能降低整體成本，更將主導(dǎo)AI硬件平臺(tái)的定義權(quán)。不過(guò)也仍有PCB業(yè)者認(rèn)為，目前載板技術(shù)相對(duì)成熟，價(jià)格合理，CoWoP欲取代傳統(tǒng)封裝，仍需時(shí)間。

盡管如此，目前曝光的CoWoP技術(shù)藍(lán)圖數(shù)據(jù)仍顯示，CoWoP技術(shù)已在2025年7月，被列入稱(chēng)為GB100的內(nèi)部測(cè)試平臺(tái)中，預(yù)計(jì)2026年10月在GR150平臺(tái)上，實(shí)現(xiàn)CoWoS與CoWoP并行封裝策略。

顯然，這里的GB100、GR150都是英偉達(dá)內(nèi)部工程測(cè)試樣品，例如用上一代Grace CPU，搭配Blackwell GPU平臺(tái)或新一代的Rubin GPU平臺(tái)，進(jìn)行先進(jìn)封裝技術(shù)的各種研發(fā)，并不一定會(huì)商品化對(duì)外銷(xiāo)售。

業(yè)界預(yù)計(jì)，英偉達(dá)將與臺(tái)積電、日月光集團(tuán)旗下的矽品，以及PCB、設(shè)備等供應(yīng)鏈廠(chǎng)商在2025年9月的供應(yīng)鏈論壇后，將共同研究討論基于CoWoP的450mm×450mm封裝的可行性設(shè)計(jì)。

大摩“潑冷水”

摩根士丹利最新的研報(bào)稱(chēng)，英偉達(dá)的Rubin和Rubin Ultra仍將沿用現(xiàn)有的ABF基板技術(shù)，而非轉(zhuǎn)向CoWoP方案。而且Rubin Ultra的ABF基板相比Rubin規(guī)格更大且層數(shù)更多，這與CoWoP的技術(shù)路徑背道而馳。

摩根士丹利分析師認(rèn)為，從CoWoS轉(zhuǎn)向CoWoP在技術(shù)上仍面臨重大挑戰(zhàn)，對(duì)ABF基板的依賴(lài)短期內(nèi)難以改變。因?yàn)椋夹g(shù)轉(zhuǎn)換的復(fù)雜性和供應(yīng)鏈重組風(fēng)險(xiǎn)使得短期內(nèi)大規(guī)模采用CoWoP并不現(xiàn)實(shí)。

比如，CoWoP技術(shù)要求PCB（印刷電路板）的線(xiàn)/間距(L/S)縮小至10/10微米以下，這與目前ABF基板的標(biāo)準(zhǔn)相當(dāng)。當(dāng)前高密度互連(HDI) PCB的L/S為40/50微米，即使是用于iPhone主板的類(lèi)基板PCB(SLP)也僅達(dá)到20/35微米，要將PCB的L/S從20/35微米縮小到10/10微米以下存在顯著技術(shù)難度。

大摩分析師Howard Kao指出，這一技術(shù)壁壘是英偉達(dá)Rubin Ultra不太可能采用CoWoP的主要原因之一。除了技術(shù)的復(fù)雜性之外，從CoWoS轉(zhuǎn)向CoWoP將帶來(lái)顯著的良品率風(fēng)險(xiǎn)和相關(guān)供應(yīng)鏈的重組。目前臺(tái)積電的CoWoS良品率已接近100%，在如此高的良品率基礎(chǔ)上進(jìn)行技術(shù)切換存在不必要的風(fēng)險(xiǎn)。而且，考慮到目標(biāo)產(chǎn)品將在一年內(nèi)進(jìn)入量產(chǎn)，這種技術(shù)轉(zhuǎn)換在商業(yè)邏輯上并不合理。

不過(guò)，摩根士丹利表示，盡管短期內(nèi)不太可能大規(guī)模應(yīng)用，但鑒于CoWoP的技術(shù)優(yōu)勢(shì)，不排除英偉達(dá)正在并行開(kāi)發(fā)CoWoP技術(shù)的可能性，作為當(dāng)前量產(chǎn)技術(shù)的補(bǔ)充，以應(yīng)對(duì)基板翹曲問(wèn)題、解決特定封裝材料供應(yīng)緊張或簡(jiǎn)化GPU板制造工藝。