1  引言

    電壓調(diào)整模塊（VRM）是分布式電源系統(tǒng)中的核心部件。它緊靠在需要供電的負(fù)載旁，可根據(jù)負(fù)載要求，提供經(jīng)嚴(yán)格調(diào)節(jié)的低輸出電壓、大電流，并具有快動(dòng)態(tài)響應(yīng)的電源[1,2]。

    如圖1所示，現(xiàn)今VRM大多采用常規(guī)Buck或同步整流Buck拓?fù)?。為?yōu)化控制環(huán)參數(shù)設(shè)計(jì)，在整個(gè)負(fù)載變化范圍內(nèi)，Buck型拓?fù)湟话惆催B續(xù)工作模式(CCM)設(shè)計(jì)、選擇電路參數(shù)。為保證在大于Iomin的所有負(fù)載范圍內(nèi)，電感電流都能連續(xù)。輸出濾波電感L要滿足式（1）

      L≥   (1)

式中：D為占空比；

      Uin為輸入電壓；

      Uo為輸出電壓；

      Io為滿載電流；

      fs為開(kāi)關(guān)頻率。

(a)  常規(guī)Buck拓?fù)?nbsp;                  (b)  同步整流Buck拓?fù)?/p>

圖1  Buck拓?fù)?/p>

    式(1)計(jì)算所得的電感值較大(典型值為2～4μH)，限制了功率級(jí)能量傳輸速度，負(fù)載瞬態(tài)變化所需要（或產(chǎn)生）的能量幾乎全部由輸出濾波電容提供（或吸收）。為使輸出電壓不致超出所允許的變化范圍，就必須增加輸出濾波電容（一般采用多電容并聯(lián)以減小ESR和ESL），致使電源的體積重量增大，功率密度降低，也增加了整機(jī)制造成本。由此可見(jiàn)，同步整流Buck電路難以滿足新一代微處理芯片發(fā)展對(duì)電源的要求。

    盡管提高開(kāi)關(guān)頻率可以減小濾波電感，提高VRM的動(dòng)態(tài)響應(yīng)速度，但同時(shí)也帶來(lái)了更多難以解決的問(wèn)題。如：變換器的開(kāi)關(guān)損耗和驅(qū)動(dòng)損耗隨著頻率的升高大大增加，磁性元件和功率器件的性能變差等，不能滿足應(yīng)用場(chǎng)合的要求。

    為了克服同步整流Buck電路在瞬態(tài)響應(yīng)等方面存在的不足，文獻(xiàn)[3]提出一種準(zhǔn)方波整流工作方式的拓?fù)浣Y(jié)構(gòu)。本文將針對(duì)這類(lèi)準(zhǔn)方波整流方式在VRM中的應(yīng)用進(jìn)行具體的分析。

2  準(zhǔn)方波（QSW）整流

    圖2給出了準(zhǔn)方波整流Buck電路及其工作原理波形，其電路結(jié)構(gòu)與同步整流Buck電路相同。具體工作原理分析見(jiàn)文獻(xiàn)[3]。

圖2準(zhǔn)方波整流Buck電路及原理波形

    準(zhǔn)方波整流方式保證在所有負(fù)載變化范圍內(nèi)，電感電流都連續(xù)（從正到負(fù)變化），輸出濾波電感值按其電流峰峰值為2倍的滿載電流來(lái)選取。

     L≤(2)

    從式(1)和式(2)可見(jiàn)，與同步整流Buck相比，準(zhǔn)方波整流拓?fù)涞妮敵鰹V波電感降低了10倍左右，大大提高了功率級(jí)的響應(yīng)速度。而且Q1和Q2均可實(shí)現(xiàn)零電壓開(kāi)通，降低了開(kāi)關(guān)損耗和柵極驅(qū)動(dòng)損耗。

    但QSW電路也存在較多問(wèn)題，主要表現(xiàn)在：

    1）輸出濾波電感電流紋波較大，使流過(guò)開(kāi)關(guān)管的電流有效值增大，通態(tài)損耗增加；

    2）需要很大的輸出濾波電容濾除紋波；

    3）大的紋波電流亦使磁性元件的損耗增加，使應(yīng)用QSW拓?fù)涞腣RM整機(jī)效率低于同步整流Buck拓?fù)洹?/p>

    為了減小QSW電路輸出電流的紋波，同時(shí)又能滿足快速瞬態(tài)響應(yīng)的要求，結(jié)合交錯(cuò)并聯(lián)技術(shù)，應(yīng)運(yùn)而生“多通道交錯(cuò)并聯(lián)準(zhǔn)方波整流”拓?fù)洹?/p>

3  多通道交錯(cuò)并聯(lián)準(zhǔn)方波整流

    如圖3所示，為雙通道交錯(cuò)并聯(lián)QSW拓?fù)?，及其電感電流交錯(cuò)疊加示意圖。紋波互消比例K(Io紋波峰峰值與IL1或IL2紋波峰峰值的比值)與占空比D的對(duì)應(yīng)關(guān)系如圖5(a)所示。只有當(dāng)D=0.5，即Uin=2Uo時(shí)，才有完全的紋波互消作用（輸出電流實(shí)現(xiàn)零紋波）。

圖3  雙通道交錯(cuò)并聯(lián)QSW Buck及電感電流交錯(cuò)疊加示意圖

    進(jìn)一步，可以實(shí)現(xiàn)四通道交錯(cuò)并聯(lián)QSW拓?fù)洌ㄈ鐖D4），其紋波互消比例K與占空比D的對(duì)應(yīng)關(guān)系如圖5(b)所示。只有當(dāng)占空比為0.25、0.5、0.75時(shí)，紋波才可以完全互消。如果占空比不等于以上值，只能實(shí)現(xiàn)部分紋波互消。而且，四通道交錯(cuò)并聯(lián)的紋波互消作用，比雙通道交錯(cuò)并聯(lián)好。也即，交錯(cuò)并聯(lián)的通道數(shù)目越多，紋波互消作用越好。

圖4  四通道交錯(cuò)并聯(lián)QSW Buck及電感電流交錯(cuò)疊加示意圖 

(a)  雙通道                                            (b)  四通道

圖5  紋波互消比例

3.1  優(yōu)化的輸入與輸出電壓關(guān)系Uin=2Uo

    在雙、四通道交錯(cuò)并聯(lián)QSW電路中，如果把D=0.5（對(duì)應(yīng)Uin=2Uo）作為穩(wěn)態(tài)占空比，不僅可以實(shí)現(xiàn)穩(wěn)態(tài)工作時(shí)的輸出電流零紋波，大大減輕輸出濾波電容的穩(wěn)態(tài)紋波設(shè)計(jì)壓力。而且可以實(shí)現(xiàn)對(duì)稱(chēng)的瞬態(tài)響應(yīng)[4,5]，如圖6所示。

(a)  負(fù)載突加   (b)  負(fù)載突卸

(c)  輸出電壓過(guò)沖

圖6  負(fù)載突變與輸出電壓過(guò)沖

    1)負(fù)載突加  出現(xiàn)輸出電壓下沖，為及時(shí)響應(yīng)可實(shí)現(xiàn)D=1滿占空比工作，整個(gè)開(kāi)關(guān)周期輸出濾波電感上的壓降都為＋(Uin－Uo)，使電感電流迅速提升，對(duì)應(yīng)；

    2)負(fù)載突卸  出現(xiàn)輸出電壓上沖，為及時(shí)響應(yīng)，占空比可以降為D=0工作，對(duì)應(yīng)整個(gè)開(kāi)關(guān)周期，輸出濾波電感上的壓降都為－Uo，使電流迅速下降，對(duì)應(yīng)。

    因此，從交錯(cuò)并聯(lián)QSW拓?fù)浔旧韥?lái)看，滿足Uin=2Uo可使VRM輸出電壓的上沖和下沖具有對(duì)稱(chēng)的幅值，濾波參數(shù)實(shí)現(xiàn)優(yōu)化設(shè)計(jì)，較具吸引力。

3.2  Uin=2Uo在整個(gè)電源系統(tǒng)中的缺陷及對(duì)策

    在計(jì)算機(jī)電源系統(tǒng)中，VRM一般與其它部件公用電源總線，為了減小VRM的負(fù)載突變對(duì)這一公用總線電壓的影響，必須在其輸入端加一個(gè)輸入濾波器，以保證公用總線電壓不受負(fù)載突變影響[6]。其中，輸入濾波電容Cin與輸入電壓Uin的對(duì)應(yīng)關(guān)系如圖7所示。

圖7  Cin與Vin的關(guān)系曲線

    隨著處理器工作電壓的進(jìn)一步降低（最新已提出1V以下的要求），若按照Uin=2Uo的優(yōu)化關(guān)系，VRM的Uin僅為2V左右，將需要高達(dá)mF量級(jí)的輸入濾波電容；而且這么低的Uin將對(duì)應(yīng)很高的Iin，增加了線路損耗，使銀盒與母板之間本已很復(fù)雜的連接線變得更難設(shè)計(jì)。而隨著Uin的升高，Cin將與Uin成平方反比的關(guān)系遞減。當(dāng)Uin提高為48V左右時(shí)，Cin降為數(shù)十μF量級(jí)，從而使得VRM的整機(jī)尺寸能夠滿足越來(lái)越高的功率密度要求。

    可見(jiàn)，從電源系統(tǒng)角度考慮，在滿足安規(guī)要求的情況下，希望VRM的輸入總線電壓越高越好。

    為了解決多通道交錯(cuò)并聯(lián)QSW電路中，Uin=2Uo與電源系統(tǒng)要求之間的矛盾，考慮引入隔離變壓器，把高總線輸入電壓變換為低輸入電壓，同時(shí)結(jié)合交錯(cuò)并聯(lián)QSW技術(shù)，得到所希望的低輸出電壓。基本思路有兩種。

    1）兩級(jí)結(jié)構(gòu)  DC/DC(高壓/低壓)前級(jí)＋多通道交錯(cuò)并聯(lián)QSW后級(jí)，該方案的關(guān)鍵在于前級(jí)低壓DC輸出的得到。

    2）隔離式多通道交錯(cuò)并聯(lián)QSW拓?fù)洳捎酶綦x式拓?fù)?，結(jié)合QSW和交錯(cuò)并聯(lián)技術(shù)，實(shí)現(xiàn)高總線輸入電壓到低壓輸出的變換。

4  應(yīng)用QSW的隔離式拓?fù)?/p>

4.1  兩級(jí)方案

    兩級(jí)方案中，前級(jí)的DC/DC(高壓/低壓)變換，可采用的拓?fù)湫问捷^多。如果采用常規(guī)方法，必然要一套完整的控制電路、閉環(huán)設(shè)計(jì)，增加了元器件數(shù)和整機(jī)的復(fù)雜程度。這里采用如圖8所示的“對(duì)稱(chēng)半橋全波整流＋雙通道交錯(cuò)并聯(lián)QSW”拓?fù)?。原邊開(kāi)關(guān)S1、S2采用開(kāi)環(huán)控制，固定在滿占空比工作，變壓器繞組上得到對(duì)稱(chēng)的方波電壓，整流后得到較理想的低壓直流。副邊SR1、SR2管采用自驅(qū)動(dòng)方法，QSW中的SR3－SR6采用與雙通道交錯(cuò)并聯(lián)QSW電路相同的控制方法。這種方案大大簡(jiǎn)化了控制電路設(shè)計(jì)。

圖8  對(duì)稱(chēng)半橋全波整流＋雙通道交錯(cuò)并聯(lián)QSW拓?fù)浼捌渲饕ぷ鞑ㄐ?/p>

4.2  隔離式多通道交錯(cuò)并聯(lián)QSW拓?fù)?/p>

    在常用的隔離式拓?fù)渲?，正激變換器必須留有一定量的占空比用于變壓器鐵芯的磁復(fù)位。在負(fù)載突升時(shí)，一個(gè)周期中必須留有一段時(shí)間用于電感放能，這就使得正激式拓?fù)涞捻憫?yīng)速度要比QSW電路慢。而為了滿足快速響應(yīng)的要求，必然要大大增大磁性元件的體積，以保證負(fù)載突升期間，變換器快速提升占空比時(shí)，電感和變壓器不會(huì)飽和。

    反激式拓?fù)浯嬖谙嗨频膯?wèn)題。負(fù)載突升時(shí)，必須首先給磁化電感儲(chǔ)能，然后再?gòu)脑呄蚋边厒魉湍芰俊＿@使得響應(yīng)出現(xiàn)延遲。

    變壓器對(duì)稱(chēng)工作的推挽、橋式電路，可以在整個(gè)周期都從原邊向副邊傳送能量。因而可以具備與QSW電路相似的快速響應(yīng)。考慮到推挽拓?fù)浯嬖谧儔浩髀└幸鸬年P(guān)斷電壓尖峰等問(wèn)題，全橋電路需要四管、驅(qū)動(dòng)復(fù)雜等問(wèn)題，在相對(duì)較高輸入電壓時(shí)(如48V總線電壓)，采用對(duì)稱(chēng)半橋電路作為主電路拓?fù)洹８边呎麟娐房刹捎萌ㄕ鹘Y(jié)構(gòu)或倍流整流結(jié)構(gòu)。

    如圖9所示，讓對(duì)稱(chēng)半橋全波整流電路按照QSW方式工作，在所有負(fù)載范圍內(nèi)電感電流都從正到負(fù)變化，則可實(shí)現(xiàn)原邊開(kāi)關(guān)管在開(kāi)通之前，電感電流反映到原邊，流過(guò)即將開(kāi)通的開(kāi)關(guān)管的體二極管，實(shí)現(xiàn)ZVS。而且在負(fù)載突升時(shí)，輸出濾波電感的等效占空比可達(dá)到100％，整個(gè)周期都會(huì)有正壓加在輸出濾波電感上，來(lái)提升電流；負(fù)載突降時(shí)，濾波電感的等效占空比可以為0％，整個(gè)周期都會(huì)有負(fù)壓加在電感上，來(lái)降低電流。具有與單通道QSW電路相似的動(dòng)態(tài)響應(yīng)特性。應(yīng)用交錯(cuò)并聯(lián)技術(shù)，把兩個(gè)對(duì)稱(chēng)半橋全波整流電路并聯(lián)起來(lái)(如圖10所示)，取穩(wěn)態(tài)占空比為0.5，可實(shí)現(xiàn)完全的輸出電流紋波互消作用，大大減小輸 出 濾 波 器 ， 在 負(fù) 載 突 升 和 負(fù) 載 突 降 時(shí) ， 具 有 對(duì) 稱(chēng) 的 快 速 動(dòng) 態(tài) 響 應(yīng) 。

圖9  對(duì)稱(chēng)半橋全波整流電路及QSW工作波形

圖10  交錯(cuò)并聯(lián)對(duì)稱(chēng)半橋全波整流電路

    圖11為對(duì)稱(chēng)半橋倍流整流拓?fù)?，兩個(gè)輸出濾波電感的電流相位相差180°，與雙通道交錯(cuò)并聯(lián)拓?fù)浯嬖谙嗨频碾姼须娏骷y波互消作用，對(duì)應(yīng)D=0.5時(shí)，可以實(shí)現(xiàn)完全的電流紋波互消作用（輸出電流紋波為零）。在應(yīng)用于負(fù)載對(duì)動(dòng)態(tài)響應(yīng)要求不高的場(chǎng)合時(shí)，可以把穩(wěn)態(tài)占空比選定為0.5，從而大大減小輸出濾波器的體積。但對(duì)于數(shù)據(jù)處理器這類(lèi)對(duì)動(dòng)態(tài)響應(yīng)有較高要求的負(fù)載時(shí)，不能把0.5這一滿占空比作為穩(wěn)態(tài)占空比。但當(dāng)D偏離0.5時(shí)，其紋波互消作用則會(huì)大大削弱，限制了輸出濾波器參數(shù)的取小，降低了功率級(jí)的能量傳輸速度。在這種情況下利用交錯(cuò)并聯(lián)技術(shù)，把兩個(gè)對(duì)稱(chēng)半橋倍流整流拓?fù)溥M(jìn)行交錯(cuò)并聯(lián)，如圖12所示，則可實(shí)現(xiàn)與四通道交錯(cuò)并聯(lián)QSW電路相似的紋波互消作用（Dmax<0.5）此時(shí)，若把穩(wěn)態(tài)占空比定在0.25，則可實(shí)現(xiàn)穩(wěn)態(tài)時(shí)完全的紋波互消作用，輸出濾波電感也可以取得很小，從而在負(fù)載突升(D：0.25→0.5)和突降(D：0.25→0)時(shí)，具有對(duì)稱(chēng)的快動(dòng)態(tài)響應(yīng)。

圖11  對(duì)稱(chēng)半橋倍流整流拓?fù)?/p>

圖12  交錯(cuò)并聯(lián)對(duì)稱(chēng)半橋倍流整流拓?fù)浼捌湓聿ㄐ?/p>

    值得指出的是，這些交錯(cuò)并聯(lián)結(jié)構(gòu)的拓?fù)涮貏e適合于應(yīng)用磁集成技術(shù)?？刹捎枚嗤ǖ离姼屑煞桨讣半姼泻妥儔浩鞯募煞桨竅7][8]。從而大大減小磁性元件所占的總體積，簡(jiǎn)化電路布局、封裝設(shè)計(jì)，與分立磁性元件相比，具有顯著的優(yōu)越性。

5  結(jié)語(yǔ)

    本篇針對(duì)微處理器應(yīng)用場(chǎng)合，對(duì)其供電電源VRM進(jìn)行了拓?fù)浞治?，指出現(xiàn)有拓?fù)涞娜毕?，從而引出?zhǔn)方波整流方式，并結(jié)合交錯(cuò)并聯(lián)技術(shù)，對(duì)多通道交錯(cuò)并聯(lián)QSW電路進(jìn)行了分析，在此基礎(chǔ)上，給出適合高總線輸入電壓要求的隔離式交錯(cuò)并聯(lián)QSW方案，對(duì)各電路特點(diǎn)進(jìn)行了闡述。本文分析有助于QSW在VRM中的合理選用和電路制作。