欧美日韩精品综合在线一区,24小时高清免费资源在线观看,国产人成免费视频

Stratix系列FPGA電源方案設(shè)計(jì)分析

本文利用Intersil高效三輸出同步補(bǔ)償穩(wěn)定器實(shí)現(xiàn)了Stratix FPGA的電源系統(tǒng)設(shè)計(jì)，并且進(jìn)行了一系列的仿真分析與驗(yàn)證實(shí)驗(yàn)。實(shí)驗(yàn)表明該設(shè)計(jì)方案合理有效，易于實(shí)現(xiàn)，有較好的參考價(jià)值和實(shí)用價(jià)值。

發(fā)表于：4/1/2011

PCB：以品牌效應(yīng)促持續(xù)發(fā)展

在日前于上海舉辦的第二十屆中國國際電子電路展覽會(huì)(CPCASHOW2011)上，與會(huì)人士在為我國PCB產(chǎn)業(yè)取得巨大進(jìn)步感到欣喜的同時(shí)，紛紛指出，要鞏固我國PCB（印制電路板）產(chǎn)值及產(chǎn)量世界第一的地位，并向PCB生產(chǎn)強(qiáng)國邁進(jìn)，創(chuàng)建屬華強(qiáng)電子網(wǎng)電子元器件資訊提供最新的電子資訊，元器件資訊，LED資訊，IC資訊，非IC資訊，展會(huì)信息，這里是您了解最新的電子元器件信息的最佳平臺(tái)。

發(fā)表于：4/1/2011

高階FIR濾波器的計(jì)算機(jī)設(shè)計(jì)與FPGA實(shí)現(xiàn)

本文在結(jié)合Matlab和FPGA軟件QuartusⅡ的基礎(chǔ)上，完成了一種基于LPM參數(shù)化宏功能模塊的FIR濾波器設(shè)計(jì)，該法是基于工程實(shí)際應(yīng)用提出的，它對(duì)信號(hào)處理速率的要求不高，但對(duì)濾波器的階數(shù)較高。當(dāng)設(shè)計(jì)指標(biāo)改變，只需調(diào)整各模塊的參數(shù)，即可完成新的設(shè)計(jì)，該法已應(yīng)用在實(shí)際工程中。

發(fā)表于：4/1/2011

Altium持續(xù)投資聯(lián)合實(shí)驗(yàn)室強(qiáng)化電子設(shè)計(jì)人才力量

全球領(lǐng)先的一體化電子產(chǎn)品開發(fā)解決方案提供商Altium日前宣布與中國礦業(yè)大學(xué)徐海學(xué)院合作共建電子設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室，這也是Altium公司首次與國內(nèi)獨(dú)立學(xué)院聯(lián)合建設(shè)實(shí)驗(yàn)室。Altium公司向徐海學(xué)院捐贈(zèng)了70套價(jià)值人民幣400萬的一體化電子設(shè)計(jì)平臺(tái)正版軟件Altium Designer，以用于電子設(shè)計(jì)教學(xué)及培訓(xùn)活動(dòng)。雙方同時(shí)將合作開展與電子電路設(shè)計(jì)、FPGA數(shù)字電路設(shè)計(jì)及SoPC嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域相關(guān)的教學(xué)合作，全面提升下一代電子設(shè)計(jì)人才的綜合素養(yǎng)，并進(jìn)一步強(qiáng)化Altium與中國院校的合作。

發(fā)表于：3/31/2011

基于CORDIC改進(jìn)算法的DDS設(shè)計(jì)

采用CORDIC算法實(shí)時(shí)計(jì)算正弦值的方法，替代傳統(tǒng)DDS中的正弦查找表，顯著節(jié)省了硬件資源，極大提高了轉(zhuǎn)換速度以及DDS的頻率和相位分辨率。將基于改進(jìn)的并行流水結(jié)構(gòu)的CORDIC算法作為IP應(yīng)用于高端DDS芯片中，同時(shí)利用Matlab的M語言進(jìn)行仿真與調(diào)試，可以直觀地看到該改進(jìn)算法的輸出波形。

發(fā)表于：3/30/2011

π／4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計(jì)與實(shí)現(xiàn)

給出了采用FPGA設(shè)計(jì)芯片技術(shù)對(duì)QPSK解調(diào)器進(jìn)行設(shè)計(jì)的實(shí)現(xiàn)方法。該方法可將解調(diào)器中原有的多種專用芯片的功能集成在一片大規(guī)?？删幊踢壿嬈骷﨔PGA上，從而實(shí)現(xiàn)了高度集成化和小型化。仿真結(jié)果表明，該方案具有突出的靈活性和高效性，可為設(shè)計(jì)者提供多種可自由選擇的設(shè)計(jì)方法和工具。

發(fā)表于：3/30/2011

Multisim在脈寬調(diào)制高亮LED驅(qū)動(dòng)電路仿真應(yīng)用

介紹利用Maxim公司高亮LED驅(qū)動(dòng)器MAXl6823的Spice模型在Multisim 8中建立MAXl6823新元器件的方法；并以555定時(shí)器及MAXl6823驅(qū)動(dòng)器組成的脈寬調(diào)制高亮度LED驅(qū)動(dòng)電路為例，通過設(shè)置高亮LED參數(shù)，以及調(diào)節(jié)電阻RP即改變555定時(shí)器輸出方波信號(hào)的占空比等對(duì)電路進(jìn)行仿真分析

發(fā)表于：3/30/2011

基于DSP的PSK信號(hào)調(diào)制設(shè)計(jì)與實(shí)現(xiàn)

高速數(shù)字突發(fā)通信通常需要快速、高效地對(duì)接收信號(hào)的位定時(shí)和載波初始相位信息進(jìn)行估計(jì)，而采用本文的關(guān)于BPSK及QPSK信號(hào)的調(diào)制方法，在軍事、民用領(lǐng)域都具有十分廣泛的應(yīng)用價(jià)值，并能應(yīng)用于各種數(shù)字通信領(lǐng)域。

發(fā)表于：3/30/2011

使用Cadence16.2過程中遇到的一些問題[附解惑方法]

筆者寫這篇博文的初衷：一是小小地總結(jié)一下我在這兩個(gè)月以來使用Cadence16.2的過程中所遇到的一些問題，并給出解決方法；二是想選幾個(gè)問題，把它們寫成文章，和網(wǎng)友分享一下，希望能給將要或者正在學(xué)習(xí)Cadence的網(wǎng)友提供一些好的幫助信息，少走一些彎路。

發(fā)表于：3/28/2011

美國國家半導(dǎo)體在安富利舉辦的ARM系統(tǒng)設(shè)計(jì)策略高峰會(huì)議上展出全新設(shè)計(jì)工具

美國國家半導(dǎo)體公司（National Semiconductor Corp.）（美國紐約證券交易所上市代碼：NSM）宣布將在安富利在芝加哥(NYSE:AVT)舉辦的ARM系統(tǒng)設(shè)計(jì)策略高峰會(huì)議（Avnet Design Strategies for ARM Systems Design Summit）上正式展出其全新的 WEBENCH® Processor Power Architect設(shè)計(jì)工具，這是業(yè)界首款可在極短時(shí)間內(nèi)，讓工程師為愛特梅爾（Atmel Corporation）與飛思卡爾半導(dǎo)體（Freescale Semiconductor, Inc.）所生產(chǎn)的 ARM® 處理器提供電源建模及優(yōu)化設(shè)計(jì)的在線設(shè)計(jì)工具。。　

發(fā)表于：3/25/2011

基于FPGA的高階音頻均衡濾波器設(shè)計(jì)

文中設(shè)計(jì)的均衡濾波器充分利用FPGA內(nèi)部資源、時(shí)間換取空間的方法，在EP1C3系列的FPGA內(nèi)實(shí)現(xiàn)1 024階FIR數(shù)字均衡濾波器，并通過重載系數(shù)，可實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性、簡(jiǎn)易數(shù)字均衡濾波器的功能，達(dá)到了設(shè)計(jì)目的。

發(fā)表于：3/25/2011

Comtech （科通集團(tuán)）正式成為Cadence OrCAD 及Allegro 全線產(chǎn)品的指定經(jīng)銷商

近日，Comtech 與Cadence 簽訂代理協(xié)議，自2011年1月1日起中國本土最大、成長最快的電子元器件經(jīng)銷商及方案提供商--Comtech （科通集團(tuán)）正式與全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化系統(tǒng)廠商Cadence公司 (Nasdaq：CDNS)簽署分銷合作協(xié)議。Comtech將在中國區(qū)授權(quán)分銷Cadence 的OrCAD 及Allegro全線產(chǎn)品。

發(fā)表于：3/24/2011

高速PCB設(shè)計(jì)中電容的作用

第一部分：電容的分類電容在電路的設(shè)計(jì)中從應(yīng)用上進(jìn)行分類，可以將電容分為四類：第一類：AC耦合電容。主要用于Ghz信號(hào)的交流耦合。第二類：退耦電容。主要用于保持濾除高速電路板的電源或地的噪聲。

發(fā)表于：3/24/2011

基于FPGA的高速FIFO電路設(shè)計(jì)

由于FPGA內(nèi)嵌存儲(chǔ)器的容量有限，通常不能夠滿足實(shí)際設(shè)計(jì)電路的需求，需要外接SRAM、SDRAM、磁盤陣列等大容量存儲(chǔ)設(shè)備。本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。

發(fā)表于：3/22/2011

Synopsys宣布其HAPS-600基于高容量FPGA的原型驗(yàn)證解決方案進(jìn)入市場(chǎng)

新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布推出HAPS®-600 系列，這是其HAPS系列基于現(xiàn)場(chǎng)可編程門陣列（FPGA）原型驗(yàn)證系統(tǒng)中容量最高的一款產(chǎn)品。HAPS-600系列將基于FPGA的原型驗(yàn)證系統(tǒng)容量擴(kuò)展到高達(dá)相當(dāng)于8100萬ASIC門，從而確保了各種更大SoC項(xiàng)目的早期軟件開發(fā)。與HAPS-60系列產(chǎn)品相似，HAPS-600系列基于Xilinx 的Virtex®-6 LX760FPGA器件，可提供高達(dá)200MHz的性能。

發(fā)表于：3/21/2011