EDA與制造相關文章 μC／GUI在Nios II嵌入式平臺上的移植研究 摘要：為了使便攜式心電監(jiān)護儀具有友好的人機交互和方便的顯示，移植了一個GUI界面系統(tǒng)。以DE2-70配套開發(fā)板為驗證平臺，TFTLCDIP核是在QuartusⅡ9．0軟件平臺下，使用Verilog在FPGA上用硬件邏輯電路進行設計。該 發(fā)表于：2/16/2011 基于FPGA和NiosII的逆變焊接電源控制器 摘要：設計了基于FPGA和NioslI軟核的全數字逆變焊接電源控制器，采用變參數PID和改進的I-I型雙閉環(huán)電流-弧長控制策略，并應用于數字化MIG焊接電源系統(tǒng)中。介紹了該電源控制器各模塊的功能及設計方案，分析了MIG焊接電 發(fā)表于：2/16/2011 SMSC的芯片間連接(ICC)技術已授權給領先半導體公司 專精于建立增值連接性方案生態(tài)系統(tǒng)的領先半導體廠商SMSC公司今天宣布，高通(Qualcomm)已獲得SMSC的專利芯片間連接(Inter-Chip Connectivity?，ICC)技術授權。 發(fā)表于：2/16/2011 基于FPGA的24×24位低功耗乘法器的設計 通過對現有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數量來實現的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數量可以降低乘法器中加法器的數量，從而實現功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結果，并與現有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。 發(fā)表于：2/14/2011 全差分BiCMOS采樣 保持電路仿真設計 為了解決傳統(tǒng)S／H電路失真大和靜態(tài)工作點不穩(wěn)定的問題，采用0.25μmBiCMOS工藝，設計了一款高速率、高精度的10位全差分BiCMOSS／H電路。文中改進型自舉開關電路和雙通道開關電容共模反饋電路(CMFB)設計具有創(chuàng)新性。 發(fā)表于：2/13/2011 PowerPCB使用常見問題解決方案 1.用Addviafunction增加via,若移動via有時會自動刪除Ans:此為software問題無法有效解決2.多種via可否選擇那一種via優(yōu)先Ans:由pad拉出走線后按下mouse右鍵選擇viatype,將會出現下列圖示,選擇 發(fā)表于：2/13/2011 探討新型微電子封裝技術 1前言本文試圖綜述自二十世紀九十年代以來迅速發(fā)展的新型微電子封裝技術，包括焊球陣列封裝(BGA)、芯片尺寸封裝(CSP)、圓片級封裝(WLP)、三維封裝(3D)和系統(tǒng)封裝(SIP)等項技術。介紹它們的發(fā)展狀況和技術特點 發(fā)表于：2/13/2011 基于FPGA的諧波電壓源離散域建模與仿真 分析了諧波電壓源的主電路模型，探討了基于濾波電容電流和負載電壓瞬時值的雙閉環(huán)PI控制策略，利用VHS-ADC 數字信號處理系統(tǒng)采樣率高、實時性強、建模靈活等特點，構建離散域實時仿真控制模型。仿真結果表明，該設計方法和離散化模型是正確的，說明了基于FPGA 進行諧波電壓源研究的可行性。 發(fā)表于：2/1/2011 面向超低功耗設計的微控制器功效優(yōu)化方案 不論是消費、工業(yè)還是醫(yī)療應用，功耗優(yōu)化一般都是通過縮短有效處理時間以及延長處理器睡眠模式時間來實現的。不過，隨著超低功率應用的出現，這種方法已然無法滿足要求。 發(fā)表于：1/29/2011 基于FPGA 的諧波電壓源離散域建模與仿真 摘要:用于電能計量的諧波電壓源要求具有很強的諧波合成能力，因此，對采樣頻率要求較高。目前，絕大多數諧波電壓源裝置采用DSP作為控制芯片。DSP雖然有著很強的信號處理能力，但其采樣率不高，不能滿足電能計量 發(fā)表于：1/27/2011 淺析基于Modelsim FLI接口的協(xié)同仿真技術 利用Moelsim的FLI功能，用c語言對所設計的模型進行功能驗證，可以加大驗證代碼的覆蓋率，減少驗證代碼的復雜度，加快驗證的速度，縮短設計周期，可以更好的驗證系統(tǒng)的通用性。 發(fā)表于：1/27/2011 LMS自適應濾波器的仿真與實現 本文采用自上而下的設計思想，并用FPGA實現了自適應濾波器。同時用MATIAB和OuartersⅡ混合仿真實現了LMS算法的設計方案。結果表明，該自適應濾波器具有良好的消燥能力。 發(fā)表于：1/27/2011 高清晰度數字電視傳輸系統(tǒng)系統(tǒng)級仿真設計與實現方案 在DMB-T系統(tǒng)設計中采用了Cadence公司的系統(tǒng)級設計與仿真軟件SPW Signal Processing Worksystem。在大型系統(tǒng)設計中只有實現算法和系統(tǒng)級的優(yōu)化，才能對系統(tǒng)性能有極大的提升，因為它比底層優(yōu)化具有更大的優(yōu)化空間。以Cadence公司的軟件工具為例相應的系統(tǒng)級設計流程如圖1所示。 發(fā)表于：1/27/2011 用原型系統(tǒng)確保早期協(xié)同仿真驗證 系統(tǒng)級芯片功能的實現基于軟件，其復雜性與日俱增，所以通常一個公司在設計資源的配置上，軟件部分的投入都要大于硬件。 發(fā)表于：1/27/2011 高階累積量調制識別改進算法的FPGA實現 摘要：基于高階累積量的數字調制信號識別算法在低信噪比環(huán)境下識別率較低。針對這一問題，提出了高階累積量的改進算法，通過調整特征參數的判別順序先識別出MASK信號的方式，取得了較好的效果。討論了該算法的FPGA設 發(fā)表于：1/25/2011 ?…419420421422423424425426427428…?
