123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于XC2C64A芯片的無線錄井絞車信號(hào)檢測(cè)電路設(shè)計(jì)

在錄井儀器中,深度系統(tǒng)是最重要的部分,在深度系統(tǒng)中,大鉤高度的測(cè)量是最為關(guān)鍵的。通過絞車信號(hào)的實(shí)時(shí)數(shù)據(jù)檢測(cè)，可得到與大鉤高度相關(guān)的絞車脈沖信號(hào)計(jì)數(shù)值,將該值傳入上位機(jī)，通過相應(yīng)的計(jì)算可以得到實(shí)時(shí)的井深。

發(fā)表于：2011/7/12

基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化

三相SPWM的產(chǎn)生一般可以通過三相相位上互差120°的正弦波與三角波比較來實(shí)現(xiàn)。三相正弦表可以由三個(gè)獨(dú)立的相位互差120°的正弦表組成，這在設(shè)計(jì)思路上是簡單的，但實(shí)際中卻有很大的浪費(fèi)。目前有人采用了分時(shí)復(fù)用的方法來減少三相正弦表所占用的邏輯門[1]。從正弦波的波形可以看出，正弦波具有很好的對(duì)稱性，還能對(duì)正弦表再進(jìn)行優(yōu)化。因此，本文提出了利用分時(shí)復(fù)用以及正弦波的對(duì)稱性，對(duì)三相正弦表進(jìn)一步優(yōu)化，以進(jìn)一步減少正弦表所占用的邏輯門，提高FPGA的利用率。

發(fā)表于：2011/7/12

利用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過程中的一個(gè)重要環(huán)節(jié)，目前大部分?jǐn)?shù)據(jù)存儲(chǔ)系統(tǒng)都是用內(nèi)置工控機(jī)的方法完成數(shù)據(jù)保存任務(wù)，這種方法系統(tǒng)功耗大，硬件成本高，不適用于具有內(nèi)記功能要求的系統(tǒng)。本系統(tǒng)采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)，并采用一片F(xiàn)IFO 作為數(shù)據(jù)緩存，設(shè)計(jì)思路比較新穎，硬件結(jié)構(gòu)簡單，成本低，直接控制硬盤的方法可將系統(tǒng)功耗降至最低，具有自動(dòng)內(nèi)記功能，能及時(shí)存儲(chǔ)采集到的數(shù)據(jù)。本系統(tǒng)已經(jīng)應(yīng)用于某信號(hào)采集設(shè)備中，實(shí)踐證明可滿足使用要求，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。

發(fā)表于：2011/7/11

基于NiosII的SOPC多處理器系統(tǒng)設(shè)計(jì)方法

本文將對(duì)基于NiosII的SOPC多處理器系統(tǒng)的實(shí)現(xiàn)原理、設(shè)計(jì)流程和方法進(jìn)行詳細(xì)的討論。

發(fā)表于：2011/7/11

基于SOPC的指紋識(shí)別系統(tǒng)設(shè)計(jì)

指紋識(shí)別系統(tǒng)一般由指紋圖像采集、指紋圖像預(yù)處理、指紋特征提取、指紋特征匹配、特征數(shù)據(jù)庫等幾部分組成。指紋識(shí)別系統(tǒng)的原理框圖如圖1所示。該系統(tǒng)首先由指紋采集設(shè)備采集到指紋圖像并將其轉(zhuǎn)化為數(shù)字圖像；然后對(duì)指紋數(shù)字圖像進(jìn)行預(yù)處理，再通過圖像增強(qiáng)、分割、平滑、細(xì)化等處理過程得到便于指紋特征提取的數(shù)字圖像：接著提取細(xì)化后的圖像細(xì)節(jié)特征點(diǎn)；最后將提取到的特征與特征數(shù)據(jù)庫中的特征數(shù)據(jù)進(jìn)行匹配，并輸出識(shí)別結(jié)果。

發(fā)表于：2011/7/11

如何提高基于FPGA的原型的可視性

采用基于現(xiàn)場可編程門陣列(FPGA)的原型的驗(yàn)證團(tuán)隊(duì)面臨的最大挑戰(zhàn)之一在于當(dāng)原型系統(tǒng)未能發(fā)揮期望的性能時(shí)了解原型系統(tǒng)的內(nèi)部行為。分析和調(diào)試這些設(shè)計(jì)的一個(gè)關(guān)鍵因素是難以觀察內(nèi)部信號(hào)。

發(fā)表于：2011/7/11

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從

發(fā)表于：2011/7/11

CypressPowerPSoCMR16LED照明設(shè)計(jì)方案

Cypress公司的PowerPSoC集成了可編程的系統(tǒng)級(jí)芯片技術(shù),業(yè)界最好的功率電子控制器和開關(guān)器件,很方便創(chuàng)建照明應(yīng)用的功率系統(tǒng)級(jí)解決方案.器件內(nèi)部有四個(gè)32V低邊N-溝功率FET,開關(guān)頻率可配置高達(dá)2MHz,1.0A時(shí)RDS(ON)為0.5歐姆,四個(gè)滯后控制器,四個(gè)低邊柵極驅(qū)動(dòng)器,四個(gè)精密的高邊電流檢測(cè)放大器,三個(gè)16位LED調(diào)光調(diào)制器:PrISM,DMM,和PWM,六個(gè)快速響應(yīng)(100ns)電壓比較器,六個(gè)8位參考DAC,以及處理速度高達(dá)24MHz的M8CCPU核,主要用于各種LE

發(fā)表于：2011/7/11

雙網(wǎng)傳真機(jī)的編譯碼電路設(shè)計(jì)與實(shí)現(xiàn)

對(duì)雙網(wǎng)數(shù)字傳真機(jī)硬件系統(tǒng)中的編碼和譯碼電路進(jìn)行設(shè)計(jì)，并采用FPGA芯片進(jìn)行系統(tǒng)實(shí)現(xiàn)和驗(yàn)證。其中的編譯碼電路分別采用兩級(jí)編碼和快速譯碼的思路，利用硬件描述語言設(shè)計(jì)和仿真，簡化了邏輯電路的實(shí)現(xiàn)。驗(yàn)證測(cè)試表明，該電路增強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性，提高了編譯碼效率，縮短了開發(fā)周期。

發(fā)表于：2011/7/11

基于單片機(jī)和FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

介紹了基于單片機(jī)、FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)。整個(gè)系統(tǒng)由單片機(jī)，F(xiàn)PGA和E1通信接口組成。流密碼加密算法采用A5／l和W7算法。采用VHDL硬件語言實(shí)現(xiàn)FPGA功能。該硬件加密系統(tǒng)具有較好的安全性。

發(fā)表于：2011/7/11