123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于FPGA的高速寬帶跳頻發(fā)射機的中頻設(shè)計

結(jié)合軟件無線電思想和架構(gòu)，利用Altera EP3C16F4 84C6作為中頻信號處理器，設(shè)計了一種基于統(tǒng)一硬件架構(gòu)的數(shù)字化高速寬帶跳頻發(fā)射機，實現(xiàn)跳頻速率125kHops/s，跳頻帶寬320MHz。

發(fā)表于：2011/6/29

直接數(shù)字頻率合成器的FPGA實現(xiàn)

直接數(shù)字頻率合成(DDS)技術(shù)屬第三代頻率合成技術(shù)，與第二代基于鎖相環(huán)頻率合成技術(shù)相比，利用DDS技術(shù)合成的輸出波形具有良好的性能指標本。設(shè)計采用Xilinx公司Spartan-3系列的XC3S200芯片和高速16位D／A轉(zhuǎn)換器MAX5885。在DDS的工作原理的基礎(chǔ)上，介紹基于FPGA實現(xiàn)DDS的設(shè)計方法。通過設(shè)置參數(shù)可以靈活控制輸出頻率和分辨率。設(shè)計出具有精度高，選擇參數(shù)控制輸出信號，產(chǎn)生一個理想的波形。從測試結(jié)果可看出，該系統(tǒng)工作穩(wěn)定、可靠，并具有較好的參考與實用價值。

發(fā)表于：2011/6/29

基于FPGA的OFDM水聲通信系統(tǒng)定時同步

OFDM系統(tǒng)自身的正交多載波調(diào)制特點，決定了其對同步誤差十分敏感。能否實現(xiàn)準確的符號定時同步和載波頻率同步，將直接影響到OFDM通信系統(tǒng)的性能。由于線性調(diào)頻(Linear Frequency Modula-tion，LFM)信號具有良好的時頻聚集性，使得LFM信號適合作為OFDM水聲通信系統(tǒng)的定時同步信號。在接收端，利用LFM信號的自相關(guān)特性檢測其相關(guān)峰的位置，可以實現(xiàn)OFDM水聲通信系統(tǒng)的定時同步。

發(fā)表于：2011/6/29

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

設(shè)計人員時常需要通過增加計算能力或額外輸入（或兩者）延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網(wǎng) (VPN) 等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長，例如，為了啟用遠程管理與分布式控制系統(tǒng)。

發(fā)表于：2011/6/29

基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計

ＤＤＳ是直接數(shù)字合成（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ）技術(shù)的簡稱，是近年來隨著數(shù)字集成電路和計算機的迅猛發(fā)展而出現(xiàn)的一種新的頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)來對頻率進行合成。它采用數(shù)字取樣技術(shù),將參考信號的頻率、相位、幅度等參數(shù)轉(zhuǎn)變成一組取樣函數(shù)，然后直接運算出所需要的頻率信號。由于是全數(shù)字結(jié)構(gòu)，其輸出信號中含有大量雜散譜線。另外，其超寬頻帶信號也將遇到諧波電平高，從而難以抑制諧波等問題。這些問題嚴重影響了ＤＤＳ輸出信號的頻譜純度，也成為限制其應(yīng)用的主要因素。本文提出了一種解決此問題的電路方案，并對如何改善信號源的頻譜質(zhì)量進行了討論。

發(fā)表于：2011/6/29

基于FPGA的改進DES算法的實現(xiàn)

介紹了DES算法原理，詳細分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計。將DES算法采用資源優(yōu)先方案，在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu)，提高了整體處理速度；簡化子密鑰與原始密鑰的生成關(guān)系，實現(xiàn)子密鑰在迭代過程的動態(tài)分發(fā)；利用雙重case語句實現(xiàn)S盒的變換功能，加快算法執(zhí)行速度。運用硬件描述語言Verilog,采用自頂向下的設(shè)計思想,在FPGA平臺上實現(xiàn)了改進DES算法的功能。

發(fā)表于：2011/6/28

基于改進的CORDIC算法的FFT復乘及其FPGA實現(xiàn)

根據(jù)定點FFT中旋轉(zhuǎn)因子所對應(yīng)的CORDIC旋轉(zhuǎn)方向可預先求解的特點，改進了CORDIC算法中旋轉(zhuǎn)方向的計算方法，在節(jié)約乘法器資源的同時兼顧了速度與精度的要求，并基于改進的CORDIC算法，利用FPGA實現(xiàn)了這種FFT復乘模塊。仿真結(jié)果表明該設(shè)計可行，具有一定的實際意義和應(yīng)用前景。

發(fā)表于：2011/6/28

基于MC8051內(nèi)核的便攜幅頻特性測試儀設(shè)計

為滿足實際工程應(yīng)用的需要，研制了以嵌入式MC8051內(nèi)核為核心技術(shù)的便攜式幅頻特性測試儀。系統(tǒng)以Xilinx公司生產(chǎn)的型號為XC3S400的FPGA芯片為硬件處理核心，以MC8051內(nèi)核作為用戶交互界面設(shè)計的控制核心。采用“正弦查找表IP核+D/A”的方式實現(xiàn)DDS技術(shù)并產(chǎn)生系統(tǒng)掃頻信號，以異步FIFO作為FPGA與MC8051內(nèi)核之間數(shù)據(jù)傳輸?shù)木彺婺K，同時采用TFT彩屏液晶進行顯示界面設(shè)計。

發(fā)表于：2011/6/28

SiliconGear利用賽靈思Spartan-6 FPGA打造最新一代高清視頻安全監(jiān)控與視頻顯示平臺

全球可編程平臺領(lǐng)導廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，SiliconGear 在其最新一代高清 (HD) 視頻安全和視頻顯示平臺中采用了賽靈思 Spartan®-6 現(xiàn)場可編程門陣列 (FPGA)。

發(fā)表于：2011/6/28

基于FPGA的智能儀器遠程控制系統(tǒng)

基于FPGA的智能儀器遠程控制系統(tǒng)設(shè)計[圖],摘要：為實現(xiàn)智能儀器的遠程控制，提高控制系統(tǒng)的速度，采用現(xiàn)場可編程門陣列(FPGA)芯片、USB芯片

發(fā)表于：2011/6/28