有功电能计量IP核的设计
所屬分類：技术论文
上傳者：aet
文檔大小：226 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：对有功电能计量的数学模型进行了分析，给出了相应的IP核实现模型，并详细讨论了CIC抽取滤波器、IIR高通滤波器、 FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真，用VHDL作为设计语言，在QuartusII软件下完成综合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目标板上实现设计。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。