一种节能型可升级异步FIFO的FPGA实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>224 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复，实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6 MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核，基于此结构易建立可升级的IP核。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。