利用高级Cyclone III FPGA PLL提高灵活性 加集成度技术白皮书
所屬分類：白皮书
上傳者：serena
文檔大?。?span>296 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：在使用FPGA 时，经常忽略了它的一个优点——能够集成时钟解决方案。这种集成能力不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA 和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus®II 设计环境，轻松进行设置和配置。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。