基于FPGA的高速LDPC码编码器的设计与实现
所屬分類：参考设计
上傳者：chenyy
文檔大?。?span>50 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：LDPC码是通信系统中一种性能十分优秀的信道编码。本文针对便于硬件实现的QC_LDPC码进行了编码器设计，采用多路并行、流水线结构、优化关键路径等多种手段，在Altera公司FPGA平台上实现了编码速率高达1.6Gbps的编码器，并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。