| 一种新型的基于FPGA的SMS4密码算法电路设计 | |
| 所屬分類:参考设计 | |
| 上傳者:aet | |
| 文檔大?。?span>2228 K | |
| 標(biāo)簽: FPGA | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:提出了一种新型的基于FPGA硬件实现的SMS4分组密码算法电路的设计。相较于常用的流水线设计方法和迭代设计方法,此设计将流水线和迭代运算相结合,结合了前者较高处理速度和后者较小实现面积的优点,达到了较好的性能,对WLAN商用密码算法的FPGA硬件实现有参考意义。通过Quartus II 8.0软件时序仿真验证了此设计的正确性,并使用以Cyclone II FPGA芯片为核心的DE2开发板验证了此设计的可实现性。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2