基于DMA的并行数字信号高速采集系统
所屬分類(lèi)：技术论文
上傳者：aet
文檔大?。?span>223 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：本系统采用基于FPGA的DMA技术高速缓存多路并行数据，通过数据重组将数据有序发送给处理系统，用于数据的显示与分析。系统采用了嵌入式技术，达到了便携效果，从而更好地适应设备的工作环境。并行数字信号采集实验结果表明，系统能以5 MHz、2.5 MHz、500 kHz、50 Hz 4档采样频率进行62路并行数字信号采集，各路采集结果正确，并保存了各路之间的同步信息。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。