基于FPGA 的单精度浮点数乘法器设计
所屬分類：解决方案
上傳者：aet
文檔大小：245 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。