H.264/AVC中CAVLC编码器的硬件设计与实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>311 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：设计了一种H.264标准的CAVLC编码器，对原有软件流程进行部分改进，提出了并行处理各编码子模块的算法结构。重点对非零系数级（level）编码模块进行优化，采用并行处理和流水线相结合的结构，减少了cavlc编码的时钟周期，提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证，最高时钟频率可达158.1 MHz，可满足实时编码H.264高清视频要求
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。