一种乘同余伪随机序列快速实现的FPGA设计
所屬分類：技术论文
上傳者：aet
文檔大小：221 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：针对一类乘同余运算，提出了一种快速算法。采用1个32位乘法、2个32位加法、少量移位操作和1个最高位分离操作方法，避免了连续减法和除法运算。采用硬件语言设计了快速算法。在此算法的基础上，设计了基于FPGA的伪随机序列发生器。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。