用多片FPGA进行ASIC设计验证的分区和综合技术
所屬分類：技术论文
上傳者：serena
文檔大小：256 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：在现在复杂的ASIC 设计中，校验（Verification）是最大的瓶颈。随着先进的半导体工艺技术不断前 进，随之带来的是ASIC 设计规模和设计复杂度的飞速增长，这使得传统的软件仿真工具已经无法完全解决 验证的问题。而且随着越来越多的需要处理大量实时数据的应用（如视频）出现，验证技术就要求能够在 接近实时频率的条件下进行验证。现在越来越多的ASIC 设计者自己设计FPGA 验证板来进行ASIC 设计验 证。用FPGA 验证ASIC 的好处是可以使软件的开发调试和ASIC 的开发调试并行的进行。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。