基于FPGA的规则(3,6)LDPC码译码器
所屬分類：参考设计
上傳者：aet
文檔大小：315 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上实现了码率为1/2、帧长为20bit的规则（3,6）LDPC码的译码器，最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。