基于FPGA的高速RS译码器设计
所屬分類：参考设计
上傳者：aet
文檔大小：281 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。