基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计
所屬分類：技术论文
上傳者：aet
文檔大?。?span>319 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。