高输出频率GPS接收机FPGA优化设计
所屬分類：参考设计
上傳者：chenyy
文檔大?。?span>899 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：为使DSP芯片有充裕的资源和时间用于复杂的导航计算，输出高频率的解算结果，论文通过资源优化，只采用FPGA逻辑电路实现了GPS信号的捕获、跟踪、帧同步、卫星自动搜索、伪距信息生成等基带处理功能，并整理了电文、历书、伪距信息、多普勒频移的格式，方便传输。实验表明，论文提出的实现方案可行有效，定位频率可达100 Hz。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。