采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC
所屬分類：解决方案
上傳者：chenyy
文檔大?。?span>338 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：电子系统设计人员使用FPGA来实现他们的原型开发，利用器件的可编程能力验证硬件和软件。一旦设计准备好进行量产时，设计人员寻找某类ASIC以达到功耗、性能和成本目标，特别是，能够提供硬件平台和工具包的ASIC，支持目前采用了FPGA的设计，可以使用相同的I/O、存储器资源和IP。依据这些标准，设计人员降低了ASIC设计出现功能或者时序错误的风险。本文讨论Altera HardCopy ASIC的发展、体系结构和功能，它作为封装和引脚兼容FPGA匹配器件，非常适合实现设计量产。作者：Larry Landis， Altera资深HardCopy项目经理
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。