Verilog的边沿检测技术_设计源代码
所屬分類(lèi)：源代码
上傳者：crazybingo
文檔大?。?span>36 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：verilog的边沿检测技术，在fpga信号处理中应用相当的大，
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。