基于FPGA的雷达恒虚警模块的设计
所屬分類：参考设计
上傳者：aet
文檔大?。?span>485 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：恒虚警处理技术可以使雷达在保持较高发现概率的同时，降低虚警概率。为了提高机载雷达在杂波与噪声背景条件下发现目标的能力，针对复杂统计模型应用的局限性，提出了一种基于FPGA的恒虚警模块的设计思想，并在软件平台环境下，对设计方法的可行性进行了仿真验证。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。