基于FPGA实现的高速等效采集系统
所屬分類：参考设计
上傳者：aet
文檔大?。?span>1542 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于FPGA设计一个高速等效采集系统, 采样速率高达1 GHz。通过对被测信号的周期进行测量，动态配置锁相环，使采样时钟的周期刚好比被测信号的周期大1 ns，从而完成对被测信号的等效采样。系统采用Quartus II软件进行系统模块设计，使用NIOS IDE II软件完成软件代码的实现。该系统在以Cyclone III FPGA芯片为核心的DE0开发板上实现，达到了设计要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。