FPGA设计中的亚稳态及其缓解措施
所屬分類：参考设计
上傳者：aet
文檔大小：469 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：亚稳态是异步数字电路设计中的固有现象。针对FPGA产品研制中的亚稳态问题，分析了其产生的原因，阐述了亚稳态对系统可靠性的影响和评估方法，并针对单比特异步传输、多比特异步传输和复位三种情况下的亚稳态提出缓解措施。该措施可以在工程实践中参考使用。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。