基于FPGA的高效灵活性数字正交下变频器设计
所屬分類：参考设计
上傳者：aet
文檔大?。?span>395 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：数字正交下变频器DDC是数字接收机系统中的核心部件，其作用是将ADC数字化后输出的高速中频信号进行下变频、抽取降速和低通滤波，使之变为适合处理的基带信号。给出了DDC各模块在FPGA中高效实现的方法，并且利用嵌入式逻辑分析仪对系统加载板卡后的实时运行结果进行了测试分析。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。