基于导航基带芯片的UART的设计和仿真
所屬分類(lèi)：参考设计
上傳者：aet
文檔大?。?span>466 K
標(biāo)簽： FPGA 状态机 Verilog
所需積分：0分積分不夠怎么辦？
文檔介紹：设计了一款带自动波特率检测且误差较小的UART模块，旨在获得良好的通信功能。该模块支持全双工的串行数据传输和红外通信功能，且支持DMA模式以减少CPU的占用时间。UART的发送和接收通道各有一个FIFO模块。最后，利用Verilog语言的硬件实现方法在FPGA平台上进行了验证。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。