頭條 基于FPGA的視頻處理硬件平臺設計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 基于FPGA處理器的數(shù)字光端機系統(tǒng) 基于FPGA處理器的數(shù)字光端機系統(tǒng),目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動化、電力、海關、水利、銀行等領域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話等光端機開始普遍大量應用。由于數(shù)字光端機具有傳輸信號質(zhì)量高，沒有模擬調(diào)頻、調(diào)相 發(fā)表于：11/12/2010 Maxim 300mm晶圓生產(chǎn)線已開始出貨 Maxim近期已經(jīng)通過300mm晶圓生產(chǎn)線的模擬產(chǎn)品驗證并開始供貨。這一重大舉措進一步確立了Maxim在模擬/混和信號領域技術領先地位。 發(fā)表于：11/11/2010 基于FPGA 的車牌字符識別方法的研究 摘要：設計了根據(jù)車牌的彩色特征對車牌位置進行粗定位，再利用車牌字符二值化特征來精確定位的雙重車牌定位方法。在中值濾波和二值化等預處理后，提取出車牌中的字母和數(shù)字字符并建立相應的模板，通過字符歸一化在N 發(fā)表于：11/11/2010 萊迪思MachXO2 PLD系列為低成本、低功耗設計樹立了新的標準 萊迪思半導體公司（NASDAQ: LSCC）今天宣布推出其新的MachXO2? PLD系列，為低密度PLD的設計人員提供了在單個器件中前所未有的低成本，低功耗和高系統(tǒng)集成。嵌入式閃存技術采用了低功耗65納米工藝，與MachXO? PLD系列相比，MachXO2系列提供了3倍的邏輯密度、10倍的嵌入式存儲器、降低了100倍以上的靜態(tài)功耗并減少了高達30％的成本。此外，在低密度可編程器件應用中的一些常用的功能，如用戶閃存（UFM）、I2C、SPI和定時器/計數(shù)器已固化到MachXO2器件中，為設計人員提供了一個適用于大批量、成本敏感設計的“全功能的PLD”。 發(fā)表于：11/10/2010 Achronix將采用英特爾22nm工藝技術來打造世界上最先進的FPGA產(chǎn)品 Achronix半導體公司今日宣布：該公司已經(jīng)戰(zhàn)略性地獲得了英特爾公司22納米工藝技術的使用權，并計劃開發(fā)最先進的現(xiàn)場可編程門陣列（FPGA）產(chǎn)品。 發(fā)表于：11/10/2010 基于單片機和CPLD的數(shù)字頻率計的設計與應用 本文提出了一種采用Altera公司的CPLD(ATF1508AS)和Atmel公司的單片機(AT89S52)相結合的數(shù)字頻率計的設計方法。該數(shù)字頻率計電路簡潔，軟件潛力得到充分挖掘，低頻段測量精度高，有效防止了干擾的侵入。獨到之處體現(xiàn)在用軟件取代了硬件。 發(fā)表于：11/9/2010 Altera與西藏大學在今年九月共同成立一個位于世界上海拔最高的FPGA實驗室 Altera公司 (NASDAQ: ALTR) 今天宣布，Altera在今年九月成為首家外資公司與西藏大學共同成立一個 FPGA實驗室。西藏大學位于西藏拉薩，有超過12,000名學生，是一所享有盛名的學府，并且是西藏地區(qū)唯一被國家列入211項目名單之內(nèi)的高等學府。該項目是培養(yǎng)中國的高級別的精英大學，目的是配合經(jīng)濟和社會的發(fā)展策略。這足以證明西藏大學在科學，技術和人力資源方面，已達到相當水平，符合中國政府設定的標準。 發(fā)表于：11/8/2010 基于FPGA+DSP的雷達信號處理模塊的設計 針對現(xiàn)代機載雷達信號處理系統(tǒng)的通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達信號處理系統(tǒng)的設計方法。以機載PD雷達信號處理系統(tǒng)為例，給出了測試結果，完成的系統(tǒng)具有高可靠性和實時性。 發(fā)表于：11/5/2010 基于FPGA的立體視頻轉換系統(tǒng) 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉換系統(tǒng)的設計與實現(xiàn)方法。詳細介紹了系統(tǒng)的硬件構成和FPGA邏輯設計，包括DVI控制、視頻格式轉換以及數(shù)據(jù)緩沖系統(tǒng)等。 發(fā)表于：11/5/2010 FPGA中設計FSM實現(xiàn)TigerSHARC DSP link口加載 介紹了一種在FPGA中實現(xiàn)的有限狀態(tài)機FSM，可以通過link口對TigerSHARC信號處理器進行程序加載。通過信號處理器系統(tǒng)的處理器之間的link互聯(lián)結構，F(xiàn)SM可實現(xiàn)對整個信號處理系統(tǒng)的加載功能。在FPGA中設計加載狀態(tài)機及信號處理系統(tǒng)與其他系統(tǒng)的接口，使信號處理系統(tǒng)更加簡單、高效。 發(fā)表于：11/5/2010 ?…450451452453454455456457458459…?
