123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

測(cè)試平臺(tái)：MACHXO640可編程語(yǔ)言：Verilog隨機(jī)測(cè)試：是波特率：9600誤碼率：<1%oooooo目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)

發(fā)表于：10/21/2010

基于FPGA分布式算法的濾波器設(shè)計(jì)

0引言傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-okuptable，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)

發(fā)表于：10/21/2010

上海論劍，誰(shuí)執(zhí)牛耳？

距離第十屆2011慕尼黑上海電子展開(kāi)幕還有半年，卻已有300多家國(guó)際和國(guó)內(nèi)領(lǐng)先企業(yè)報(bào)名參展，參展面積已經(jīng)超越2010年展會(huì)規(guī)模。來(lái)自集成電路設(shè)計(jì)、被動(dòng)元件、線束加工、汽車電子、醫(yī)療電子、LED等各領(lǐng)域的大牌廠商云集，“上海論劍，誰(shuí)執(zhí)牛耳？”，讓我們拭目以待2011年3月15-17日在上海新國(guó)際博覽中心的慕尼黑上海電子展。

發(fā)表于：10/21/2010

嵌入式軟核Nios Ⅱ串口直接讀寫寄存器的編程方法

在Altera公司推出的軟件SoPC中加載NiosⅡ軟核和相應(yīng)的外圍接口以及與定義相應(yīng)的自定義指令，然后對(duì)設(shè)計(jì)進(jìn)行綜合，下載到FPGA中就可以方便地實(shí)現(xiàn)一個(gè)具有高速DSP功能的嵌入式處理器。

發(fā)表于：10/21/2010

基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化

伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會(huì)大打折扣，因此以FPGA為控制核心，對(duì)應(yīng)用于機(jī)載三軸伺服控制平臺(tái)的控制器進(jìn)行了設(shè)計(jì)與優(yōu)化。

發(fā)表于：10/20/2010

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺(tái)主流應(yīng)用進(jìn)程

日前，全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布，為建立新的FPGA應(yīng)用市場(chǎng)，賽靈思公司將通過(guò)其開(kāi)放式平臺(tái)以及對(duì)業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，推動(dòng)賽靈思聯(lián)盟計(jì)劃向縱深層次發(fā)展。作為該計(jì)劃的一部分，賽靈思將幫助FPGA用戶根據(jù)其具體的設(shè)計(jì)與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴，同時(shí)提升客戶與賽靈思聯(lián)盟計(jì)劃成員合作時(shí)的滿意度和質(zhì)量。

發(fā)表于：10/19/2010

Altera提供套件，縮短開(kāi)發(fā)時(shí)間并提高工業(yè)設(shè)計(jì)的靈活性

Altera拓展工業(yè)網(wǎng)絡(luò)合作伙伴計(jì)劃，增加了IP及Terasic具有Altera Cyclone IV E FPGA的工業(yè)網(wǎng)絡(luò)套件

發(fā)表于：10/19/2010

基于FPGA的電子密碼鎖的研制

介紹在QUATUSII環(huán)境下，采用FPGA可編程邏輯器件開(kāi)發(fā)的電子密碼鎖，并利用狀態(tài)機(jī)（FSM）實(shí)現(xiàn)鍵盤消抖及系統(tǒng)主控模塊的行為控制，從實(shí)際工程設(shè)計(jì)角度闡述了系統(tǒng)所有模塊及其工作原理、軟件設(shè)計(jì)方法，提出了系統(tǒng)設(shè)計(jì)注意要點(diǎn)。研制中對(duì)主要模塊的程序進(jìn)行了仿真，并對(duì)整機(jī)系統(tǒng)進(jìn)行了實(shí)測(cè)，表明其功能滿足設(shè)計(jì)要求。

發(fā)表于：10/19/2010

基于SOPC的通用TFT-LCD控制器IP核設(shè)計(jì)

在嵌入式系統(tǒng)中，IP核的使用已成為SoPC系統(tǒng)的重要組成部分，針對(duì)現(xiàn)有LCD控制器型號(hào)之間兼容性差的缺陷，提出了一種基于SoPCBuilder工具的參數(shù)化TFT-LCD控制器IP核的設(shè)計(jì)方法。用硬件描述語(yǔ)言進(jìn)行通用TFT-LCD控制器的功能描述，將設(shè)計(jì)的控制器以IP核的形式添加到SoPCBuilder中去，供SoPC系統(tǒng)設(shè)計(jì)使用。進(jìn)行設(shè)計(jì)驗(yàn)證，結(jié)果表明，該方法具有很好的通用性，也提高了系統(tǒng)的兼容性。

發(fā)表于：10/19/2010

基于FPGA的語(yǔ)音錄制與回放系統(tǒng)

0引言隨著微電子技術(shù)的發(fā)展，系統(tǒng)集成向高速、高集成度、低功耗發(fā)展已經(jīng)成為必然，同時(shí)SoPC技術(shù)也應(yīng)用而生。SoPC將軟硬件集成于單個(gè)可編程邏輯器件平臺(tái)，使得系統(tǒng)設(shè)計(jì)更加簡(jiǎn)潔靈活。SoPC綜合了SoC

發(fā)表于：10/19/2010