最新下载华为静态时序分析与逻辑设计
所屬分類：教程|讲义
上傳者：jessicayangh
文檔大?。?span>682 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：静态时序分析是一种重要的逻辑验证方法，设计者根据静态时序分析的结果来修改和优化逻辑，直到设计满足要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。