FPGA实验一、分频计数实验
所屬分類：源代码
上傳者：jessicayangh
文檔大小：128 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：分频计数实验是verilog入门最基础的实验。在实验中，把分频输出的信号clk_div和蜂鸣器连接在一起，大家可以真真感受到什么是分频了。下面的程序里，用了20bit的计数器cnt，循环的计数，所以说一个周期有2的20次幂也即大约有1M分频，因为主时钟50MHz（周期就是20ns），所以20ms一个计数周期。蜂鸣器就以20ms的周期性发声，大家可以改变cnt的值看看效果。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。